Home
last modified time | relevance | path

Searched refs:TDE_REG_BASE (Results 1 – 25 of 43) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/demodulator/hal/macan/demod/
H A DhalDMD_INTERN_DVBC.c132 #define TDE_REG_BASE 0x2400UL macro
2180 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x93, &tmp); in INTERN_DVBC_info()
2182 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x92, &tmp); in INTERN_DVBC_info()
2184 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x96, &tmp); in INTERN_DVBC_info()
2256 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x13, &tmp); in INTERN_DVBC_info()
2258 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x12, &tmp); in INTERN_DVBC_info()
2261 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x15, &tmp); in INTERN_DVBC_info()
2263 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x14, &tmp); in INTERN_DVBC_info()
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2472 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2474 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2476 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2568 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2571 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
H A DhalDMD_INTERN_DVBT2.c126 #define TDE_REG_BASE 0x2400 macro
3082 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT2_Get_SFO()
3084 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT2_Get_SFO()
3086 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT2_Get_SFO()
3178 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT2_Get_cci_status()
3181 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT2_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/messi/demod/
H A DhalDMD_INTERN_DVBC.c132 #define TDE_REG_BASE 0x2400 macro
2616 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x93, &tmp); in INTERN_DVBC_info()
2618 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x92, &tmp); in INTERN_DVBC_info()
2620 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x96, &tmp); in INTERN_DVBC_info()
2692 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x13, &tmp); in INTERN_DVBC_info()
2694 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x12, &tmp); in INTERN_DVBC_info()
2697 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x15, &tmp); in INTERN_DVBC_info()
2699 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x14, &tmp); in INTERN_DVBC_info()
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2782 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2784 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2786 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2878 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2881 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/mainz/demod/
H A DhalDMD_INTERN_DVBC.c132 #define TDE_REG_BASE 0x2400 macro
2641 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x93, &tmp); in INTERN_DVBC_info()
2643 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x92, &tmp); in INTERN_DVBC_info()
2645 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x96, &tmp); in INTERN_DVBC_info()
2717 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x13, &tmp); in INTERN_DVBC_info()
2719 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x12, &tmp); in INTERN_DVBC_info()
2722 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x15, &tmp); in INTERN_DVBC_info()
2724 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x14, &tmp); in INTERN_DVBC_info()
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2809 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2811 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2813 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2905 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2908 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/maldives/demod/
H A DhalDMD_INTERN_DVBC.c131 #define TDE_REG_BASE 0x2400 macro
2374 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x93, &tmp); in INTERN_DVBC_info()
2376 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x92, &tmp); in INTERN_DVBC_info()
2378 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x96, &tmp); in INTERN_DVBC_info()
2450 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x13, &tmp); in INTERN_DVBC_info()
2452 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x12, &tmp); in INTERN_DVBC_info()
2455 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x15, &tmp); in INTERN_DVBC_info()
2457 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x14, &tmp); in INTERN_DVBC_info()
H A DhalDMD_INTERN_DVBT.c133 #define TDE_REG_BASE 0x2400 macro
2427 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2429 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2431 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2523 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2526 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
H A DhalDMD_INTERN_DVBT2.c126 #define TDE_REG_BASE 0x2400 macro
2687 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT2_Get_SFO()
2689 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT2_Get_SFO()
2691 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT2_Get_SFO()
2783 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT2_Get_cci_status()
2786 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT2_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/mustang/demod/
H A DhalDMD_INTERN_DVBC.c131 #define TDE_REG_BASE 0x2400UL macro
2184 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x93, &tmp); in INTERN_DVBC_info()
2186 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x92, &tmp); in INTERN_DVBC_info()
2188 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x96, &tmp); in INTERN_DVBC_info()
2260 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x13, &tmp); in INTERN_DVBC_info()
2262 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x12, &tmp); in INTERN_DVBC_info()
2265 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x15, &tmp); in INTERN_DVBC_info()
2267 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x14, &tmp); in INTERN_DVBC_info()
H A DhalDMD_INTERN_DVBT.c133 #define TDE_REG_BASE 0x2400UL macro
2478 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2480 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2482 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2574 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2577 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
H A DhalDMD_INTERN_DVBT2.c126 #define TDE_REG_BASE 0x2400 macro
3106 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT2_Get_SFO()
3108 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT2_Get_SFO()
3110 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT2_Get_SFO()
3202 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT2_Get_cci_status()
3205 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT2_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/mooney/demod/
H A DhalDMD_INTERN_DVBC.c132 #define TDE_REG_BASE 0x2800UL macro
2651 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x93, &tmp); in INTERN_DVBC_info()
2653 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x92, &tmp); in INTERN_DVBC_info()
2655 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x96, &tmp); in INTERN_DVBC_info()
2727 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x13, &tmp); in INTERN_DVBC_info()
2729 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x12, &tmp); in INTERN_DVBC_info()
2732 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x15, &tmp); in INTERN_DVBC_info()
2734 MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x14, &tmp); in INTERN_DVBC_info()
H A DhalDMD_INTERN_DVBT.c133 #define TDE_REG_BASE 0x2400UL macro
2800 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2802 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2804 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2896 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2899 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/M7821/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2535 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2537 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2539 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2631 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2634 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/M7621/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2635 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2637 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2639 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2731 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2734 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/manhattan/demod/
H A DhalDMD_INTERN_DVBT.c133 #define TDE_REG_BASE 0x2400UL macro
2822 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2824 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2826 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2918 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2921 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
H A DhalDMD_INTERN_DVBT2.c126 #define TDE_REG_BASE 0x2400 macro
2968 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT2_Get_SFO()
2970 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT2_Get_SFO()
2972 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT2_Get_SFO()
3064 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT2_Get_cci_status()
3067 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT2_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/k6lite/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2535 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2537 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2539 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2631 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2634 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/curry/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2535 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2537 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2539 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2631 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2634 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/kano/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2535 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2537 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2539 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2631 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2634 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/k6/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2535 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2537 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2539 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2631 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2634 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/maserati/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2535 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2537 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2539 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2631 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2634 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()
/utopia/UTPA2-700.0.x/modules/demodulator/hal/maxim/demod/
H A DhalDMD_INTERN_DVBT.c134 #define TDE_REG_BASE 0x2400UL macro
2635 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCC, &reg); in INTERN_DVBT_Get_SFO()
2637 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCB, &reg); in INTERN_DVBT_Get_SFO()
2639 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0xCA, &reg); in INTERN_DVBT_Get_SFO()
2731 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x08, &reg); in INTERN_DVBT_Get_cci_status()
2734 status &= MDrv_SYS_DMD_VD_MBX_ReadReg(TDE_REG_BASE + 0x0A, &reg); in INTERN_DVBT_Get_cci_status()

12