Home
last modified time | relevance | path

Searched refs:PVR2_Config (Results 1 – 25 of 29) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c429 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
430 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1506 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1507 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1538 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1541 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1543 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1731 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1787 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1802 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h473 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DhalTSP.c478 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
479 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1539 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1540 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1571 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1574 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1576 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1763 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1819 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1834 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h451 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DhalTSP.c492 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
493 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1562 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1563 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1593 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1596 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1598 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1785 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1841 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1856 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h460 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c498 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
499 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1584 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1585 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1615 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1618 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1620 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1808 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1864 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1879 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h475 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c498 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
499 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1584 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1585 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1615 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1618 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1620 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1808 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1864 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1879 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h475 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c516 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
517 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1641 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1642 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1673 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1676 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1678 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1865 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1921 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1936 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h482 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c516 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in _HAL_TSP_tsif_select()
517 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_TSIF2_ENABLE)); in _HAL_TSP_tsif_select()
1602 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1603 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1634 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1637 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1639 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1826 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1882 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1897 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h482 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DhalTSP.c1509 _HAL_REG32_W(&_TspCtrl[0].PVR2_Config, in HAL_TSP_PVR_SetBuffer()
1510 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_PVR2_REG_PINGPONG_EN)); in HAL_TSP_PVR_SetBuffer()
1541 pRegBurstLen = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1544 pRegPVREn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1546 pRegTSIFEn = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_Enable()
1729 pReg = &_TspCtrl[0].PVR2_Config; in HAL_TSP_PVR_WaitFlush()
1782 if(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) in HAL_TSP_PVR_StartingEngs_Get()
1797 return ((_HAL_REG32_R(&_TspCtrl[0].PVR2_Config) & TSP_PVR2_STR2MIU_EN) > 0); in HAL_TSP_PVR_IsEnabled()
2673 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUD_B… in HAL_TSP_AVFIFO_Block_Disable()
2676 …_HAL_REG32_W(&_TspCtrl[0].PVR2_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PVR2_Config), TSP_AUDB_… in HAL_TSP_AVFIFO_Block_Disable()
[all …]
H A DregTSP.h458 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c728 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
745 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
1007 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1024 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1047 REG32_SET(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1066 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1129 REG32_SET(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
1146 REG32_CLR(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
3202 REG32_SET(&_RegCtrl->PVR2_Config, TSP_V_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
3205 REG32_SET(&_RegCtrl->PVR2_Config, TSP_V3d_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
[all …]
H A DregTSP.h363 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c357 REG32_SET(&_RegCtrl->PVR2_Config, TSP_PVR2_LPCR1_RLD); in HAL_TSP_HwPatch()
955 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
975 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
1704 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1724 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1750 REG32_SET(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1772 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1844 REG32_SET(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
1864 REG32_CLR(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
4176 REG32_SET(&_RegCtrl->PVR2_Config, TSP_V_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
[all …]
H A DregTSP.h398 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c278 REG32_SET(&_RegCtrl->PVR2_Config, TSP_PVR2_LPCR1_RLD); in HAL_TSP_HwPatch()
879 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
899 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
1638 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1658 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1684 REG32_SET(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1706 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1826 REG32_SET(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
1846 REG32_CLR(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
4362 REG32_SET(&_RegCtrl->PVR2_Config, TSP_V_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c355 REG32_SET(&_RegCtrl->PVR2_Config, TSP_PVR2_LPCR1_RLD); in HAL_TSP_HwPatch()
978 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
998 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_IF2_EN); in HAL_TSP_TSIF_LiveEn()
1735 REG32_SET(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1755 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_TS_DATA2_SWAP); in HAL_TSP_TSIF_BitSwap()
1781 REG32_SET(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1803 REG32_CLR(&_RegCtrl->PVR2_Config, TSP_EXT_SYNC_SEL2); in HAL_TSP_TSIF_ExtSync()
1875 REG32_SET(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
1895 REG32_CLR(&(_RegCtrl->PVR2_Config), TSP_P_SEL2); in HAL_TSP_TSIF_Parl()
4657 REG32_SET(&_RegCtrl->PVR2_Config, TSP_V_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h457 … REG32 PVR2_Config; // 0xbf802a38 0x0e_0x0f member
/utopia/UTPA2-700.0.x/modules/dscmb/hal/kano/nsk2/
H A DregTSP.h400 REG32 PVR2_Config; // 0xbf802a38 0x0e member
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6/nsk2/
H A DregTSP.h432 REG32 PVR2_Config; // 0xbf802a38 0x0e member

12