Home
last modified time | relevance | path

Searched refs:VQ3_Config (Results 1 – 25 of 27) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c3075 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
3086 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_WR_THRESHO… in HAL_TSP_HwPatch()
3097 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_PRI_THRESH… in HAL_TSP_HwPatch()
4812 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
4835 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
4836 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
4871 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
4901 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
4940 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1322 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c3295 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
3306 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_WR_THRESHO… in HAL_TSP_HwPatch()
3317 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_PRI_THRESH… in HAL_TSP_HwPatch()
5154 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
5177 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
5178 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
5213 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
5243 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
5282 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1326 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DhalTSP.c3106 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
4445 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
4468 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
4469 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
4504 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
4534 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
4573 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1257 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DhalTSP.c3132 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
4482 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
4505 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
4506 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
4541 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
4571 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
4610 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1266 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c3295 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
5137 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
5160 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
5161 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
5196 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
5226 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
5265 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1326 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c4370 …REG16_W(&_RegCtrl->VQ3_Config, (REG16_R(&_RegCtrl->VQ3_Config) & (~TSP_VQ3_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
4371 …REG16_W(&_RegCtrl->VQ3_Config, (REG16_R(&_RegCtrl->VQ3_Config) & (~TSP_VQ3_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
4513 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
4533 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
4557 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4577 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4601 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
4621 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
H A DregTSP.h1226 REG16 VQ3_Config; //0x77 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c3371 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
5210 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
5233 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
5234 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
5269 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
5299 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
5338 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1346 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c3332 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ3_Config) & ~TSP_VQ3_FORCEFIRE_… in HAL_TSP_HwPatch()
5171 pReg = &(_TspCtrl[0].VQ3_Config); in HAL_TSP_SetVQBuffer()
5194 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_RES… in HAL_TSP_VQueue_Enable()
5195 …_HAL_REG32_W(&_TspCtrl[0].VQ3_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ3_Config), TSP_VQ3_R… in HAL_TSP_VQueue_Enable()
5230 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Reset()
5260 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_OverflowInt_En()
5299 pReg = &_TspCtrl[0].VQ3_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1346 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c4556 …REG16_W(&_RegCtrl->VQ3_Config, (REG16_R(&_RegCtrl->VQ3_Config) & (~TSP_VQ3_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
4557 …REG16_W(&_RegCtrl->VQ3_Config, (REG16_R(&_RegCtrl->VQ3_Config) & (~TSP_VQ3_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
4699 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
4719 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
4743 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4763 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4787 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
4807 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c4881 …REG16_W(&_RegCtrl->VQ3_Config, (REG16_R(&_RegCtrl->VQ3_Config) & (~TSP_VQ3_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
4882 …REG16_W(&_RegCtrl->VQ3_Config, (REG16_R(&_RegCtrl->VQ3_Config) & (~TSP_VQ3_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
5024 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
5044 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
5068 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5088 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5112 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5132 REG16_CLR(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h1287 REG16 VQ3_Config; //0x77 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DregTSP.h1270 REG32 VQ3_Config; // 0xbf802dC0 0x76 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DregTSP.h1187 REG16 VQ3_Config; //0x77 member
/utopia/UTPA2-700.0.x/modules/dscmb/hal/kano/nsk2/
H A DregTSP.h1228 REG16 VQ3_Config; //0x77 member
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6/nsk2/
H A DregTSP.h1284 REG16 VQ3_Config; //0x77 member
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6lite/nsk2/
H A DregTSP.h1250 REG16 VQ3_Config; //0x77 member
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k7u/nsk2/
H A DregTSP.h1250 REG16 VQ3_Config; //0x77 member

12