Home
last modified time | relevance | path

Searched refs:TSP_VQ1_RESET (Results 1 – 25 of 35) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/messi/tsp/
H A DhalTSP.c3013 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
3014 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
3035 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3037 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
H A DregTSP.h928 #define TSP_VQ1_RESET 0x00001000UL macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/mooney/tsp/
H A DhalTSP.c3028 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
3029 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
3050 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3052 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
H A DregTSP.h927 #define TSP_VQ1_RESET 0x00001000UL macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/mainz/tsp/
H A DhalTSP.c3017 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
3018 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
3039 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3041 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
H A DregTSP.h928 #define TSP_VQ1_RESET 0x00001000UL macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h1131 #define TSP_VQ1_RESET 0x1000 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DhalTSP.c4098 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4099 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4130 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
H A DregTSP.h1154 #define TSP_VQ1_RESET 0x10000000 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DregTSP.h1155 #define TSP_VQ1_RESET 0x10000000UL macro
H A DhalTSP.c4499 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4500 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4534 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DregTSP.h1146 #define TSP_VQ1_RESET 0x10000000UL macro
H A DhalTSP.c4462 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4463 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4497 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DregTSP.h1208 #define TSP_VQ1_RESET 0x10000000UL macro
H A DhalTSP.c4829 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4830 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
4864 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DregTSP.h1212 #define TSP_VQ1_RESET 0x10000000UL macro
H A DhalTSP.c5154 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
5155 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
5189 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DregTSP.h1212 #define TSP_VQ1_RESET 0x10000000UL macro
H A DhalTSP.c5171 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
5172 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
5206 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DregTSP.h1228 #define TSP_VQ1_RESET 0x10000000UL macro
H A DhalTSP.c5227 …_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
5228 …EG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Enable()
5262 u32flag = TSP_VQ1_RESET; in HAL_TSP_VQueue_Reset()
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DregTSP.h1228 #define TSP_VQ1_RESET 0x10000000UL macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DregTSP.h1062 #define TSP_VQ1_RESET 0x1000 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DregTSP.h1098 #define TSP_VQ1_RESET 0x1000 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/kano/nsk2/
H A DregTSP.h1100 #define TSP_VQ1_RESET 0x1000 macro

12