Home
last modified time | relevance | path

Searched refs:Hw_Config4 (Results 1 – 25 of 36) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/mooney/tsp/
H A DhalTSP.c1123 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1124 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1125 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1126 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_PVR_Enable()
1130 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1131 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1149 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1150 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
1156 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1157 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
[all …]
H A DregTSP.h574 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/messi/tsp/
H A DhalTSP.c1119 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1120 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1121 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1122 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_PVR_Enable()
1126 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1127 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1145 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1146 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
1152 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1153 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
[all …]
H A DregTSP.h580 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mainz/tsp/
H A DhalTSP.c1120 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1121 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1122 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1123 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_PVR_Enable()
1127 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1128 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1146 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1147 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
1153 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1154 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
[all …]
H A DregTSP.h580 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DhalTSP.c356 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
357 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
360 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
361 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1535 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1537 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1662 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1725 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1776 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1793 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h685 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DhalTSP.c470 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
471 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
474 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
475 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1565 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1567 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1692 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1758 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1813 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1830 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h674 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DhalTSP.c484 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
485 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
488 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
489 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1587 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1589 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1714 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1780 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1835 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1852 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h685 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c421 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
422 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
425 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
426 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1532 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1534 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1660 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1726 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1781 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1798 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h705 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c490 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
491 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
494 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
495 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1609 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1611 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1737 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1803 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1858 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1875 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h710 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c490 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
491 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
494 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
495 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1609 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1611 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1737 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1803 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1858 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1875 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
H A DregTSP.h710 REG32 Hw_Config4; // 0xbf802b10 0x44 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c508 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
509 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
512 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
513 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1667 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1669 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1794 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1860 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1915 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1932 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c508 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
509 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
512 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
513 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1628 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1630 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1755 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1821 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1876 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1893 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c342 …REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE|TSP_HW_CFG4_WST… in HAL_TSP_HwPatch()
386 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_DATA_CHK_2T); in HAL_TSP_HwPatch()
2274 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_ALT_TS_SIZE); in HAL_TSP_Filein_PktSize()
3153 REG16_MSK_W(&_RegCtrl->Hw_Config4, TSP_HW_DMA_MODE_MASK, (burstMode << TSP_HW_DMA_MODE_SHIFT)); in HAL_TSP_SecFlt_BurstLen()
3837 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_ClearAll()
3839 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUD_EN); in HAL_TSP_FIFO_ClearAll()
3840 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDB_EN); in HAL_TSP_FIFO_ClearAll()
3841 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDC_EN); in HAL_TSP_FIFO_ClearAll()
3842 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDD_EN); in HAL_TSP_FIFO_ClearAll()
3975 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_Bypass()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c255 …REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE|TSP_HW_CFG4_WST… in HAL_TSP_HwPatch()
290 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_DATA_CHK_2T); in HAL_TSP_HwPatch()
1500 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_ALT_TS_SIZE); in HAL_TSP_Filein_PktSize()
2259 REG16_MSK_W(&_RegCtrl->Hw_Config4, TSP_HW_DMA_MODE_MASK, (burstMode << TSP_HW_DMA_MODE_SHIFT)); in HAL_TSP_SecFlt_BurstLen()
2921 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_ClearAll()
2923 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUD_EN); in HAL_TSP_FIFO_ClearAll()
2924 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDB_EN); in HAL_TSP_FIFO_ClearAll()
2925 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDC_EN); in HAL_TSP_FIFO_ClearAll()
2926 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDD_EN); in HAL_TSP_FIFO_ClearAll()
3041 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_Bypass()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c263 …REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE|TSP_HW_CFG4_WST… in HAL_TSP_HwPatch()
309 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_DATA_CHK_2T); in HAL_TSP_HwPatch()
2328 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_ALT_TS_SIZE); in HAL_TSP_Filein_PktSize()
3218 REG16_MSK_W(&_RegCtrl->Hw_Config4, TSP_HW_DMA_MODE_MASK, (burstMode << TSP_HW_DMA_MODE_SHIFT)); in HAL_TSP_SecFlt_BurstLen()
4006 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_ClearAll()
4008 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUD_EN); in HAL_TSP_FIFO_ClearAll()
4009 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDB_EN); in HAL_TSP_FIFO_ClearAll()
4010 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDC_EN); in HAL_TSP_FIFO_ClearAll()
4011 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDD_EN); in HAL_TSP_FIFO_ClearAll()
4139 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_Bypass()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c340 …REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE|TSP_HW_CFG4_WST… in HAL_TSP_HwPatch()
386 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_DATA_CHK_2T); in HAL_TSP_HwPatch()
2476 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_ALT_TS_SIZE); in HAL_TSP_Filein_PktSize()
3366 REG16_MSK_W(&_RegCtrl->Hw_Config4, TSP_HW_DMA_MODE_MASK, (burstMode << TSP_HW_DMA_MODE_SHIFT)); in HAL_TSP_SecFlt_BurstLen()
4238 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_ClearAll()
4242 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUD_EN); in HAL_TSP_FIFO_ClearAll()
4243 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDB_EN); in HAL_TSP_FIFO_ClearAll()
4244 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDC_EN); in HAL_TSP_FIFO_ClearAll()
4245 REG16_CLR(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDD_EN); in HAL_TSP_FIFO_ClearAll()
4388 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_Bypass()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h693 REG16 Hw_Config4; // 0xbf802b14 0x45 member

12