Lines Matching refs:Hw_Config4
490 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
491 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
494 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
495 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1609 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1611 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1737 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1803 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1858 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1875 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
2475 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2490 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2494 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2757 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2758 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2773 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2775 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2776 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2782 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2783 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2793 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2795 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2796 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2802 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2803 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2813 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2815 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2816 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2822 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2823 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2835 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2836 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2854 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2855 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2875 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2876 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2894 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2895 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
3096 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3097 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
3100 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3101 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
3211 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
3212 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
4549 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
4550 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
5099 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5100 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5101 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5102 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5613 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5614 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5618 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5619 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5627 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5628 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
5632 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5633 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()