Lines Matching refs:Hw_Config4
470 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
471 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
474 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
475 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1565 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1567 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1692 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1758 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1813 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1830 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
2400 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2415 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2419 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2670 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2671 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2683 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2685 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2686 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2690 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2691 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2701 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2703 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2704 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2708 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2709 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2719 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2721 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2722 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2726 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2727 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2739 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2740 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2753 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2754 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2916 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
2917 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
2920 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
2921 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
3013 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
3014 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
4088 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
4089 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
4390 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
4391 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
4392 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
4393 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
4902 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
4903 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
4907 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
4908 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
4916 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
4917 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
4921 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
4922 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()