Lines Matching refs:Hw_Config4
508 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
509 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
512 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
513 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1667 pRegPVREn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1669 pRegTSIFEn = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_Enable()
1794 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1860 pReg = &_TspCtrl[0].Hw_Config4; in HAL_TSP_PVR_WaitFlush()
1915 if(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) in HAL_TSP_PVR_StartingEngs_Get()
1932 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_IsEnabled()
2546 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2561 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2565 pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
2835 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
2836 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
2851 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
2853 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2854 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2860 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2861 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
2871 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
2873 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2874 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN))… in HAL_TSP_PS_Path_Enable()
2880 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2881 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
2891 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
2893 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2894 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
2900 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2901 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
2913 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2914 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2932 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2933 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2953 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2954 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
2972 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
2973 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
3173 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3174 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF_Enable()
3177 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF_Enable()
3178 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF_Enable()
3287 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
3288 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
4619 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
4620 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
5155 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5156 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5157 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
5158 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
5669 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5670 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5674 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
5675 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
5683 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5684 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
5688 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
5689 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()