Searched refs:IO_PHYS (Results 1 – 12 of 12) sorted by relevance
20 #define IO_PHYS (0x10000000) macro26 #define MTK_DEV_RNG1_BASE (IO_PHYS)29 #define TOPCKGEN_BASE (IO_PHYS)34 #define AUDIO_BASE (IO_PHYS + 0x0a110000)39 #define APUSYS_BASE (IO_PHYS + 0x09000000)40 #define APU_MD32_SYSCTRL (IO_PHYS + 0x09001000)41 #define APU_MD32_WDT (IO_PHYS + 0x09002000)42 #define APU_LOGTOP (IO_PHYS + 0x09024000)43 #define APUSYS_CTRL_DAPC_RCX_BASE (IO_PHYS + 0x09030000)44 #define APU_REVISER (IO_PHYS + 0x0903C000)[all …]
17 #define IO_PHYS (0x10000000) macro22 #define MTK_DEV_RNG1_BASE (IO_PHYS)25 #define TOPCKGEN_BASE (IO_PHYS)30 #define BCRM_FMEM_PDN_BASE (IO_PHYS + 0x00276000)31 #define APU_MD32_SYSCTRL (IO_PHYS + 0x09001000)32 #define APU_MD32_WDT (IO_PHYS + 0x09002000)33 #define APU_RCX_CONFIG (IO_PHYS + 0x09020000)34 #define APU_CTRL_DAPC_RCX_BASE (IO_PHYS + 0x09034000)35 #define APU_NOC_DAPC_RCX_BASE (IO_PHYS + 0x09038000)36 #define APU_REVISER (IO_PHYS + 0x0903c000)[all …]
17 #define IO_PHYS (0x10000000) macro22 #define MTK_DEV_RNG1_BASE (IO_PHYS)25 #define TOPCKGEN_BASE (IO_PHYS)30 #define GPIO_BASE (IO_PHYS + 0x00005000)31 #define IOCFG_LM_BASE (IO_PHYS + 0x01B50000)32 #define IOCFG_RB0_BASE (IO_PHYS + 0x01C50000)33 #define IOCFG_RB1_BASE (IO_PHYS + 0x01C60000)34 #define IOCFG_BM0_BASE (IO_PHYS + 0x01D20000)35 #define IOCFG_BM1_BASE (IO_PHYS + 0x01D30000)36 #define IOCFG_BM2_BASE (IO_PHYS + 0x01D40000)[all …]
15 #define IO_PHYS (0x10000000) macro18 #define MTK_DEV_RNG0_BASE IO_PHYS25 #define TOPCKGEN_BASE (IO_PHYS + 0x00000000)26 #define INFRACFG_AO_BASE (IO_PHYS + 0x00001000)27 #define SPM_BASE (IO_PHYS + 0x00006000)28 #define APMIXEDSYS (IO_PHYS + 0x0000C000)29 #define SSPM_MCDI_SHARE_SRAM (IO_PHYS + 0x00420000)30 #define SSPM_CFGREG_BASE (IO_PHYS + 0x00440000) /* SSPM view: 0x30040000 */31 #define SSPM_MBOX_BASE (IO_PHYS + 0x00480000)32 #define PERICFG_AO_BASE (IO_PHYS + 0x01003000)[all …]
17 #define IO_PHYS 0x10000000 macro20 #define MTK_DEV_RNG0_BASE IO_PHYS22 #define MTK_DEV_RNG1_BASE (IO_PHYS + 0x10000000)39 #define TOPCKGEN_BASE (IO_PHYS + 0x00000000)40 #define INFRACFG_AO_BASE (IO_PHYS + 0x00001000)41 #define GPIO_BASE (IO_PHYS + 0x00005000)42 #define SPM_BASE (IO_PHYS + 0x00006000)43 #define APMIXEDSYS (IO_PHYS + 0x0000C000)44 #define DVFSRC_BASE (IO_PHYS + 0x00012000)45 #define PMIC_WRAP_BASE (IO_PHYS + 0x00026000)[all …]
14 #define IO_PHYS (0x10000000) macro17 #define MTK_DEV_RNG0_BASE IO_PHYS34 #define TOPCKGEN_BASE (IO_PHYS + 0x00000000)35 #define INFRACFG_AO_BASE (IO_PHYS + 0x00001000)36 #define SPM_BASE (IO_PHYS + 0x00006000)37 #define RGU_BASE (IO_PHYS + 0x00007000)38 #define APMIXEDSYS (IO_PHYS + 0x0000C000)39 #define DRM_BASE (IO_PHYS + 0x0000D000)40 #define SSPM_MBOX_BASE (IO_PHYS + 0x00480000)41 #define PERICFG_AO_BASE (IO_PHYS + 0x01003000)[all …]
17 #define IO_PHYS (0x10000000) macro18 #define INFRACFG_AO_BASE (IO_PHYS + 0x1000)19 #define SRAMROM_SEC_BASE (IO_PHYS + 0x1800)20 #define PERI_CON_BASE (IO_PHYS + 0x3000)21 #define GPIO_BASE (IO_PHYS + 0x5000)22 #define SPM_BASE (IO_PHYS + 0x6000)23 #define RGU_BASE (IO_PHYS + 0x7000)24 #define PMIC_WRAP_BASE (IO_PHYS + 0xD000)25 #define DEVAPC0_BASE (IO_PHYS + 0xE000)26 #define MCUCFG_BASE (IO_PHYS + 0x200000)[all …]
15 #define IO_PHYS 0x10000000 macro16 #define INFRACFG_AO_BASE (IO_PHYS + 0x1000)17 #define PERI_BASE (IO_PHYS + 0x3000)18 #define GPIO_BASE (IO_PHYS + 0x5000)19 #define SPM_BASE (IO_PHYS + 0x6000)20 #define SLEEP_REG_MD_BASE (IO_PHYS + 0xf000)21 #define RGU_BASE (IO_PHYS + 0x7000)22 #define I2C4_BASE_SE (IO_PHYS + 0x1008000)23 #define I2C2_BASE_SE (IO_PHYS + 0x1009000)24 #define PMIC_WRAP_BASE (IO_PHYS + 0xd000)[all …]
16 #define APINFRA_IO_CTRL_AO (IO_PHYS + 0x00156000)18 #define APINFRA_IO_NOC_AO (IO_PHYS + 0x04012000)20 #define APINFRA_MEM_INTF_NOC_AO (IO_PHYS + 0x04032000)22 #define APINFRA_MEM_CTRL_AO (IO_PHYS + 0x04124000)24 #define PERI_AO_BCRM_BASE (IO_PHYS + 0x06610000)26 #define VLP_AO_BCRM_BASE (IO_PHYS + 0x0c030000)
12 #define MTK_VCP_REG_BASE (IO_PHYS + 0x21800000)
15 #define TOPCKGEB_BASE (IO_PHYS)
15 #define DVFSRC_BASE (IO_PHYS + 0x0C013000)16 #define EFUSEC_BASE (IO_PHYS + 0x03260000)