Lines Matching refs:IO_PHYS
17 #define IO_PHYS (0x10000000) macro
22 #define MTK_DEV_RNG1_BASE (IO_PHYS)
25 #define TOPCKGEN_BASE (IO_PHYS)
30 #define BCRM_FMEM_PDN_BASE (IO_PHYS + 0x00276000)
31 #define APU_MD32_SYSCTRL (IO_PHYS + 0x09001000)
32 #define APU_MD32_WDT (IO_PHYS + 0x09002000)
33 #define APU_RCX_CONFIG (IO_PHYS + 0x09020000)
34 #define APU_CTRL_DAPC_RCX_BASE (IO_PHYS + 0x09034000)
35 #define APU_NOC_DAPC_RCX_BASE (IO_PHYS + 0x09038000)
36 #define APU_REVISER (IO_PHYS + 0x0903c000)
37 #define APU_RCX_VCORE_CONFIG (IO_PHYS + 0x090e0000)
38 #define APU_MBOX0 (IO_PHYS + 0x090e1000)
39 #define APU_MBOX1 (IO_PHYS + 0x090e2000)
40 #define APU_RPCTOP (IO_PHYS + 0x090f0000)
41 #define APU_PCUTOP (IO_PHYS + 0x090f1000)
42 #define APU_AO_CTRL (IO_PHYS + 0x090f2000)
43 #define APU_PLL (IO_PHYS + 0x090f3000)
44 #define APU_ACC (IO_PHYS + 0x090f4000)
45 #define APU_SEC_CON (IO_PHYS + 0x090f5000)
46 #define APU_ARETOP_ARE0 (IO_PHYS + 0x090f6000)
47 #define APU_ARETOP_ARE1 (IO_PHYS + 0x090f7000)
48 #define APU_ARETOP_ARE2 (IO_PHYS + 0x090f8000)
49 #define APU_CTRL_DAPC_AO_BASE (IO_PHYS + 0x090fc000)
50 #define APU_ACX0_RPC_LITE (IO_PHYS + 0x09140000)
56 #define AUDIO_BASE (IO_PHYS + 0x00b10000)
61 #define SPM_BASE (IO_PHYS + 0x00006000)
66 #define GPIO_BASE (IO_PHYS + 0x00005000)
67 #define RGU_BASE (IO_PHYS + 0x00007000)
68 #define DRM_BASE (IO_PHYS + 0x0000D000)
69 #define IOCFG_RM_BASE (IO_PHYS + 0x01C00000)
70 #define IOCFG_LT_BASE (IO_PHYS + 0x01E10000)
71 #define IOCFG_LM_BASE (IO_PHYS + 0x01E20000)
72 #define IOCFG_RT_BASE (IO_PHYS + 0x01EA0000)
77 #define UART0_BASE (IO_PHYS + 0x01002000)
83 #define PMIC_WRAP_BASE (IO_PHYS + 0x00024000)
88 #define INFRACFG_AO_BASE (IO_PHYS + 0x00001000)
89 #define INFRACFG_AO_MEM_BASE (IO_PHYS + 0x00002000)
90 #define PERICFG_AO_BASE (IO_PHYS + 0x01003000)
108 #define SYS_CIRQ_BASE (IO_PHYS + 0x204000)
117 #define VDO_SECURE_IOMMU_BASE (IO_PHYS + 0x0c028000 + 0x4000)
118 #define VPP_SECURE_IOMMU_BASE (IO_PHYS + 0x04018000 + 0x4000)
123 #define SMI_LARB_0_BASE (IO_PHYS + 0x0c022000)
124 #define SMI_LARB_1_BASE (IO_PHYS + 0x0c023000)
125 #define SMI_LARB_2_BASE (IO_PHYS + 0x0c102000)
126 #define SMI_LARB_3_BASE (IO_PHYS + 0x0c103000)
127 #define SMI_LARB_4_BASE (IO_PHYS + 0x04013000)
128 #define SMI_LARB_5_BASE (IO_PHYS + 0x04f02000)
129 #define SMI_LARB_6_BASE (IO_PHYS + 0x04f03000)
130 #define SMI_LARB_7_BASE (IO_PHYS + 0x04e04000)
131 #define SMI_LARB_9_BASE (IO_PHYS + 0x05001000)
132 #define SMI_LARB_10_BASE (IO_PHYS + 0x05120000)
133 #define SMI_LARB_11A_BASE (IO_PHYS + 0x05230000)
134 #define SMI_LARB_11B_BASE (IO_PHYS + 0x05530000)
135 #define SMI_LARB_11C_BASE (IO_PHYS + 0x05630000)
136 #define SMI_LARB_12_BASE (IO_PHYS + 0x05340000)
137 #define SMI_LARB_13_BASE (IO_PHYS + 0x06001000)
138 #define SMI_LARB_14_BASE (IO_PHYS + 0x06002000)
139 #define SMI_LARB_15_BASE (IO_PHYS + 0x05140000)
140 #define SMI_LARB_16A_BASE (IO_PHYS + 0x06008000)
141 #define SMI_LARB_16B_BASE (IO_PHYS + 0x0600a000)
142 #define SMI_LARB_17A_BASE (IO_PHYS + 0x06009000)
143 #define SMI_LARB_17B_BASE (IO_PHYS + 0x0600b000)
144 #define SMI_LARB_19_BASE (IO_PHYS + 0x0a010000)
145 #define SMI_LARB_21_BASE (IO_PHYS + 0x0802e000)
146 #define SMI_LARB_23_BASE (IO_PHYS + 0x0800d000)
147 #define SMI_LARB_27_BASE (IO_PHYS + 0x07201000)
148 #define SMI_LARB_28_BASE (IO_PHYS + 0x00000000)
154 #define SPM_BASE (IO_PHYS + 0x00006000)
159 #define APMIXEDSYS (IO_PHYS + 0x0000C000)
164 #define VPPSYS0_BASE (IO_PHYS + 0x04000000)
165 #define VPPSYS1_BASE (IO_PHYS + 0x04f00000)
170 #define VDOSYS0_BASE (IO_PHYS + 0x0C01D000)
171 #define VDOSYS1_BASE (IO_PHYS + 0x0C100000)
176 #define SSPM_MBOX_3_BASE (IO_PHYS + 0x00480000)
181 #define EDP_SEC_BASE (IO_PHYS + 0x0C504000)
182 #define DP_SEC_BASE (IO_PHYS + 0x0C604000)
189 #define EMI_MPU_BASE (IO_PHYS + 0x00226000)
190 #define SUB_EMI_MPU_BASE (IO_PHYS + 0x00225000)
195 #define TRNG_BASE (IO_PHYS + 0x0020F000)