Lines Matching refs:IO_PHYS
17 #define IO_PHYS (0x10000000) macro
22 #define MTK_DEV_RNG1_BASE (IO_PHYS)
25 #define TOPCKGEN_BASE (IO_PHYS)
30 #define GPIO_BASE (IO_PHYS + 0x00005000)
31 #define IOCFG_LM_BASE (IO_PHYS + 0x01B50000)
32 #define IOCFG_RB0_BASE (IO_PHYS + 0x01C50000)
33 #define IOCFG_RB1_BASE (IO_PHYS + 0x01C60000)
34 #define IOCFG_BM0_BASE (IO_PHYS + 0x01D20000)
35 #define IOCFG_BM1_BASE (IO_PHYS + 0x01D30000)
36 #define IOCFG_BM2_BASE (IO_PHYS + 0x01D40000)
37 #define IOCFG_LT0_BASE (IO_PHYS + 0x01E20000)
38 #define IOCFG_LT1_BASE (IO_PHYS + 0x01E30000)
39 #define IOCFG_RT_BASE (IO_PHYS + 0x01F20000)
44 #define SPM_BASE (IO_PHYS + 0x0C001000)
45 #define INFRACFG_AO_BASE (IO_PHYS + 0x00001000)
46 #define CKSYS_BASE (IO_PHYS)
51 #define DVFSRC_BASE (IO_PHYS + 0x0C00F000)
58 #define MFGSYS_BASE (IO_PHYS + 0x03000000)
63 #define PERICFG_AO_BASE (IO_PHYS + 0x01036000)
69 #define APMIXEDSYS (IO_PHYS + 0x0000C000)
75 #define UART0_BASE (IO_PHYS + 0x01002000)
82 #define SSPM_CFGREG_BASE (IO_PHYS + 0x0C300000 + SSPM_REG_OFFSET)
88 #define SSPM_MBOX_3_BASE (IO_PHYS + 0x0C380000)
100 #define PERICFG_AO_BASE (IO_PHYS + 0x01036000)
106 #define SYS_CIRQ_BASE (IO_PHYS + 204000)
115 #define SMI_LARB_0_BASE (IO_PHYS + 0x0401c000)
116 #define SMI_LARB_1_BASE (IO_PHYS + 0x0401d000)
117 #define SMI_LARB_2_BASE (IO_PHYS + 0x0f002000)
118 #define SMI_LARB_4_BASE (IO_PHYS + 0x0602e000)
119 #define SMI_LARB_7_BASE (IO_PHYS + 0x07010000)
120 #define SMI_LARB_9_BASE (IO_PHYS + 0x0502e000)
121 #define SMI_LARB_11_BASE (IO_PHYS + 0x0582e000)
122 #define SMI_LARB_13_BASE (IO_PHYS + 0x0a001000)
123 #define SMI_LARB_14_BASE (IO_PHYS + 0x0a002000)
124 #define SMI_LARB_16_BASE (IO_PHYS + 0x0a00f000)
125 #define SMI_LARB_17_BASE (IO_PHYS + 0x0a010000)
126 #define SMI_LARB_19_BASE (IO_PHYS + 0x0b10f000)
127 #define SMI_LARB_20_BASE (IO_PHYS + 0x0b00f000)
129 #define MMSYS_CONFIG_BASE (IO_PHYS + 0x04000000)
130 #define DISP_MUTEX_BASE (IO_PHYS + 0x04001000)
131 #define DISP_OVL0_BASE (IO_PHYS + 0x04002000)
132 #define DISP_OVL1_BASE (IO_PHYS + 0x04003000)
133 #define DISP_RDMA0_BASE (IO_PHYS + 0x04006000)
134 #define DISP_COLOR0_BASE (IO_PHYS + 0x04008000)
135 #define DISP_CCORR0_BASE (IO_PHYS + 0x0400A000)
136 #define DISP_CCORR2_BASE (IO_PHYS + 0x0400C000)
137 #define DISP_AAL0_BASE (IO_PHYS + 0x0400E000)
138 #define DISP_GAMMA0_BASE (IO_PHYS + 0x04010000)
139 #define DISP_DITHER0_BASE (IO_PHYS + 0x04012000)
140 #define MM_IOMMU_BASE (IO_PHYS + 0x0e802000 + 0x4000)
141 #define APU_IOMMU_BASE (IO_PHYS + 0x09010000)
204 #define SYSTIMER_BASE (IO_PHYS + 0x0CC10000)
209 #define SPMI_MST_P_BASE (IO_PHYS + 0x0CC00000)
210 #define PMIF_SPMI_P_BASE (IO_PHYS + 0x0CC06000)
216 #define PMICSPI_MST_BASE (IO_PHYS + 0x0c013000)
218 #define PMIC_WRAP_BASE (IO_PHYS + 0x0CC04000)
234 #define EFUSEC_BASE (IO_PHYS + 0x01F10000)
245 #define INFRACFG_BASE (IO_PHYS + 0x0020E000)
246 #define THERM_CTRL_AP_BASE (IO_PHYS + 0x00315000)
248 #define THERM_CTRL_MCU_BASE (IO_PHYS + 0x00316000)
265 #define SPM_BASE (IO_PHYS + 0x0C001000)