Searched refs:TSP_SECFLT_ALLOC_MASK (Results 1 – 14 of 14) sorted by relevance
2379 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & (TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_TryAlloc()2380 if (reg & TSP_SECFLT_ALLOC_MASK) in HAL_TSP_SecFlt_TryAlloc()2385 reg |= TSP_SECFLT_ALLOC_MASK | ((u16TSPId<<TSP_SECFLT_OWNER_SHFT) & TSP_SECFLT_OWNER_MASK); in HAL_TSP_SecFlt_TryAlloc()2410 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & ~(TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_Free()
280 #define TSP_SECFLT_ALLOC_MASK 0x80000000 macro
1959 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & (TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_TryAlloc()1960 if (reg & TSP_SECFLT_ALLOC_MASK) in HAL_TSP_SecFlt_TryAlloc()1964 reg |= TSP_SECFLT_ALLOC_MASK | ((u16TSPId<<TSP_SECFLT_OWNER_SHFT) & TSP_SECFLT_OWNER_MASK); in HAL_TSP_SecFlt_TryAlloc()1986 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & ~(TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_Free()
370 #define TSP_SECFLT_ALLOC_MASK 0x80000000 macro
3273 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & (TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_TryAlloc()3274 if (reg & TSP_SECFLT_ALLOC_MASK) in HAL_TSP_SecFlt_TryAlloc()3279 reg |= TSP_SECFLT_ALLOC_MASK | ((u16TSPId<<TSP_SECFLT_OWNER_SHFT) & TSP_SECFLT_OWNER_MASK); in HAL_TSP_SecFlt_TryAlloc()3304 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & ~(TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_Free()
315 #define TSP_SECFLT_ALLOC_MASK 0x80000000 macro
3338 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & (TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_TryAlloc()3339 if (reg & TSP_SECFLT_ALLOC_MASK) in HAL_TSP_SecFlt_TryAlloc()3344 reg |= TSP_SECFLT_ALLOC_MASK | ((u16TSPId<<TSP_SECFLT_OWNER_SHFT) & TSP_SECFLT_OWNER_MASK); in HAL_TSP_SecFlt_TryAlloc()3369 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & ~(TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_Free()
350 #define TSP_SECFLT_ALLOC_MASK 0x80000000 macro
3486 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & (TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_TryAlloc()3487 if (reg & TSP_SECFLT_ALLOC_MASK) in HAL_TSP_SecFlt_TryAlloc()3492 reg |= TSP_SECFLT_ALLOC_MASK | ((u16TSPId<<TSP_SECFLT_OWNER_SHFT) & TSP_SECFLT_OWNER_MASK); in HAL_TSP_SecFlt_TryAlloc()3517 reg = TSP32_IdrR(&pSecFlt->RmnCnt) & ~(TSP_SECFLT_OWNER_MASK | TSP_SECFLT_ALLOC_MASK); in HAL_TSP_SecFlt_Free()
349 #define TSP_SECFLT_ALLOC_MASK 0x80000000 macro
317 #define TSP_SECFLT_ALLOC_MASK 0x80000000 macro