Home
last modified time | relevance | path

Searched refs:VQ1_Config (Results 1 – 25 of 35) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/messi/tsp/
H A DhalTSP.c2056 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3013 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
3014 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
3034 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3035 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3036 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3037 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3046 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
3047 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3056 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
[all …]
H A DregTSP.h921 REG32 VQ1_Config; // 0xbf802d78 0x5e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mooney/tsp/
H A DhalTSP.c2077 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3028 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
3029 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
3049 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3050 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3051 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3052 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3061 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
3062 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3071 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
[all …]
H A DregTSP.h920 REG32 VQ1_Config; // 0xbf802d78 0x5e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mainz/tsp/
H A DhalTSP.c2058 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3017 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
3018 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
3038 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3039 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3040 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3041 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3050 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
3051 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3060 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
[all …]
H A DregTSP.h921 REG32 VQ1_Config; // 0xbf802d78 0x5e member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c3073 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3084 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_WR_THRESHO… in HAL_TSP_HwPatch()
3095 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_PRI_THRESH… in HAL_TSP_HwPatch()
4806 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4829 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
4830 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
4863 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4893 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4932 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1199 REG32 VQ1_Config; // 0xbf802d70 0x5C member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c3293 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
3304 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_WR_THRESHO… in HAL_TSP_HwPatch()
3315 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_PRI_THRESH… in HAL_TSP_HwPatch()
5148 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
5171 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
5172 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
5205 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
5235 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
5274 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1203 REG32 VQ1_Config; // 0xbf802d70 0x5C member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DhalTSP.c2863 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
4079 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4098 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
4099 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
4129 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4155 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4190 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1145 REG32 VQ1_Config; // 0xbf802d70 0x5C member
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c3358 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
3359 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
3485 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
3502 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
3523 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
3540 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
3561 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
3578 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DhalTSP.c3104 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
4439 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4462 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
4463 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
4496 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4526 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4565 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1137 REG32 VQ1_Config; // 0xbf802d70 0x5C member
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DhalTSP.c3130 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
4476 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
4499 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
4500 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
4533 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
4563 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
4602 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1146 REG32 VQ1_Config; // 0xbf802d70 0x5C member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c3293 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
5131 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
5154 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
5155 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
5188 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
5218 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
5257 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1203 REG32 VQ1_Config; // 0xbf802d70 0x5C member
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c4362 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
4363 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
4507 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
4527 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
4551 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4571 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4595 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
4615 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c3369 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
5204 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
5227 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
5228 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
5261 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
5291 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
5330 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c3330 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
5165 pReg = &(_TspCtrl[0].VQ1_Config); in HAL_TSP_SetVQBuffer()
5188 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
5189 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
5222 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Reset()
5252 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_OverflowInt_En()
5291 pReg = &_TspCtrl[0].VQ1_Config; in HAL_TSP_VQueue_Clr_OverflowInt()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c4548 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
4549 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
4693 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
4713 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
4737 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4757 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4781 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
4801 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c4873 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_WR_THRESHOLD_MASK)) | (… in _HAL_TSP_VQ_TxConfig()
4874 …REG16_W(&_RegCtrl->VQ1_Config, (REG16_R(&_RegCtrl->VQ1_Config) & (~TSP_VQ1_FORCEFIRE_CNT_1K_MASK))… in _HAL_TSP_VQ_TxConfig()
5018 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
5038 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
5062 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5082 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5106 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5126 REG16_CLR(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h1124 REG16 VQ1_Config; // 0xbf802d74 0x5d member

12