2077 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_…  in HAL_TSP_HwPatch()
3028 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES…  in HAL_TSP_VQueue_Enable()
3029 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R…  in HAL_TSP_VQueue_Enable()
3049     _HAL_REG32_W(&_TspCtrl[0].VQ1_Config,  in HAL_TSP_VQueue_Reset()
3050                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET));  in HAL_TSP_VQueue_Reset()
3051     _HAL_REG32_W(&_TspCtrl[0].VQ1_Config,  in HAL_TSP_VQueue_Reset()
3052                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET));  in HAL_TSP_VQueue_Reset()
3061         _HAL_REG32_W(&_TspCtrl[0].VQ1_Config,  in HAL_TSP_VQueue_OverflowInt_En()
3062                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN));  in HAL_TSP_VQueue_OverflowInt_En()
3071         _HAL_REG32_W(&_TspCtrl[0].VQ1_Config,  in HAL_TSP_VQueue_OverflowInt_En()
3072                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN));  in HAL_TSP_VQueue_OverflowInt_En()
3086     u32data = _HAL_REG32_R(&_TspCtrl[0].VQ1_Config);  in HAL_TSP_VQueue_Clr_OverflowInt()
3087     _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, u32data | TSP_VQ1_CLR_OVF_INT);  in HAL_TSP_VQueue_Clr_OverflowInt()
3088     _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, u32data & ~TSP_VQ1_CLR_OVF_INT);  in HAL_TSP_VQueue_Clr_OverflowInt()
3120     _HAL_REG32_W(&_TspCtrl[0].VQ1_Config,  in HAL_TSP_Set_Req_VQ_RX_Threshold()
3121         (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_WR_THRESHOLD_MASK) | u32Value);  in HAL_TSP_Set_Req_VQ_RX_Threshold()