Home
last modified time | relevance | path

Searched refs:MHal_HDMITx_Read (Results 1 – 24 of 24) sorted by relevance

/utopia/UTPA2-700.0.x/modules/hdmi/hal/M7621/hdmitx/
H A DhalHDMITx.c873 reg_value |= MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E); in MHal_HDMITx_Int_Status()
874 reg_value |= (MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F)<<16); in MHal_HDMITx_Int_Status()
896 … dviclock_s = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3F) & BIT0 ? FALSE : TRUE; in MHal_HDMITx_GetRXStatus()
931 return (MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_MI_0C + idx)); in MHal_HDMITX_GetM02Bytes()
961 if(MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E) & 0xE800) in MHal_HDMITx_InitSeq()
1715 …ret = ((MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_ACR_2_06) & 0x000F) << 16) | MHal_HDMITx_Read(HD… in MHal_HDMITx_GetAudioCTS()
1767 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_VS_1_27 + i); in MHal_HDMITx_InfoFrameCheckSum()
1788 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AVI_1_09 + i); in MHal_HDMITx_InfoFrameCheckSum()
1827 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_SPD_1_15 + i); in MHal_HDMITx_InfoFrameCheckSum()
1852 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AUD_1_11 + i); in MHal_HDMITx_InfoFrameCheckSum()
[all …]
H A DhalHDCPTx.c518 temp = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_AN_08+i); in MHal_HDMITx_HdcpWriteAn()
646 while (count-- && !(MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_COMMAND_02) & BIT8)); in MHal_HDMITx_HdcpStartCipher()
701 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
712 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
H A DhalHDMIUtilTx.c734 MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address) in MHal_HDMITx_Read() function
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maxim/hdmitx/
H A DhalHDMITx.c928 reg_value |= MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E); in MHal_HDMITx_Int_Status()
929 reg_value |= (MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F)<<16); in MHal_HDMITx_Int_Status()
951 … dviclock_s = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3F) & BIT0 ? FALSE : TRUE; in MHal_HDMITx_GetRXStatus()
986 return (MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_MI_0C + idx)); in MHal_HDMITX_GetM02Bytes()
1016 if(MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E) & 0xE800) in MHal_HDMITx_InitSeq()
1316 usTMDSOutput = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E); in MHal_HDMITx_GetTMDSStatus()
1317 usTMDSPD = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_39); in MHal_HDMITx_GetTMDSStatus()
1801 …ret = ((MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_ACR_2_06) & 0x000F) << 16) | MHal_HDMITx_Read(HD… in MHal_HDMITx_GetAudioCTS()
1853 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_VS_1_27 + i); in MHal_HDMITx_InfoFrameCheckSum()
1874 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AVI_1_09 + i); in MHal_HDMITx_InfoFrameCheckSum()
[all …]
H A DhalHDCPTx.c518 temp = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_AN_08+i); in MHal_HDMITx_HdcpWriteAn()
646 while (count-- && !(MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_COMMAND_02) & BIT8)); in MHal_HDMITx_HdcpStartCipher()
701 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
712 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
H A DhalHDMIUtilTx.c734 MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address) in MHal_HDMITx_Read() function
/utopia/UTPA2-700.0.x/modules/hdmi/hal/kano/hdmitx/
H A DhalHDMITx.c751 reg_value |= MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E); in MHal_HDMITx_Int_Status()
752 reg_value |= (MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F)<<16); in MHal_HDMITx_Int_Status()
774 … dviclock_s = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3F) & BIT0 ? FALSE : TRUE; in MHal_HDMITx_GetRXStatus()
809 return (MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_MI_0C + idx)); in MHal_HDMITX_GetM02Bytes()
832 if(MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E) & 0xE800) in MHal_HDMITx_InitSeq()
1132 usTMDSOutput = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E); in MHal_HDMITx_GetTMDSStatus()
1133 usTMDSPD = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_39); in MHal_HDMITx_GetTMDSStatus()
1666 …ret = ((MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_ACR_2_06) & 0x000F) << 16) | MHal_HDMITx_Read(HD… in MHal_HDMITx_GetAudioCTS()
1718 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_VS_1_27 + i); in MHal_HDMITx_InfoFrameCheckSum()
1739 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AVI_1_09 + i); in MHal_HDMITx_InfoFrameCheckSum()
[all …]
H A DhalHDCPTx.c518 temp = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_AN_08+i); in MHal_HDMITx_HdcpWriteAn()
646 while (count-- && !(MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_COMMAND_02) & BIT8)); in MHal_HDMITx_HdcpStartCipher()
701 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
712 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
H A DhalHDMIUtilTx.c734 MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address) in MHal_HDMITx_Read() function
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6lite/hdmitx/
H A DhalHDMITx.c739 reg_value |= MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E); in MHal_HDMITx_Int_Status()
740 reg_value |= (MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F)<<16); in MHal_HDMITx_Int_Status()
762 … dviclock_s = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3F) & BIT0 ? FALSE : TRUE; in MHal_HDMITx_GetRXStatus()
797 return (MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_MI_0C + idx)); in MHal_HDMITX_GetM02Bytes()
820 if(MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E) & 0xE800) in MHal_HDMITx_InitSeq()
1120 usTMDSOutput = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E); in MHal_HDMITx_GetTMDSStatus()
1121 usTMDSPD = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_39); in MHal_HDMITx_GetTMDSStatus()
1603 …ret = ((MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_ACR_2_06) & 0x000F) << 16) | MHal_HDMITx_Read(HD… in MHal_HDMITx_GetAudioCTS()
1655 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_VS_1_27 + i); in MHal_HDMITx_InfoFrameCheckSum()
1676 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AVI_1_09 + i); in MHal_HDMITx_InfoFrameCheckSum()
[all …]
H A DhalHDCPTx.c518 temp = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_AN_08+i); in MHal_HDMITx_HdcpWriteAn()
646 while (count-- && !(MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_COMMAND_02) & BIT8)); in MHal_HDMITx_HdcpStartCipher()
701 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
712 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
H A DhalHDMIUtilTx.c734 MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address) in MHal_HDMITx_Read() function
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6/hdmitx/
H A DhalHDMITx.c725 reg_value |= MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E); in MHal_HDMITx_Int_Status()
726 reg_value |= (MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F)<<16); in MHal_HDMITx_Int_Status()
748 … dviclock_s = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3F) & BIT0 ? FALSE : TRUE; in MHal_HDMITx_GetRXStatus()
751 hpd_s = MHal_HDMITx_Read(0x001100, 0x33); //temp solution for kernal mode: GPIO 23 in MHal_HDMITx_GetRXStatus()
787 return (MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_MI_0C + idx)); in MHal_HDMITX_GetM02Bytes()
810 if(MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E) & 0xE800) in MHal_HDMITx_InitSeq()
1591 …ret = ((MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_ACR_2_06) & 0x000F) << 16) | MHal_HDMITx_Read(HD… in MHal_HDMITx_GetAudioCTS()
1643 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_VS_1_27 + i); in MHal_HDMITx_InfoFrameCheckSum()
1664 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AVI_1_09 + i); in MHal_HDMITx_InfoFrameCheckSum()
1703 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_SPD_1_15 + i); in MHal_HDMITx_InfoFrameCheckSum()
[all …]
H A DhalHDCPTx.c518 temp = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_AN_08+i); in MHal_HDMITx_HdcpWriteAn()
646 while (count-- && !(MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_COMMAND_02) & BIT8)); in MHal_HDMITx_HdcpStartCipher()
701 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
712 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
H A DhalHDMIUtilTx.c734 MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address) in MHal_HDMITx_Read() function
/utopia/UTPA2-700.0.x/modules/hdmi/hal/curry/hdmitx/
H A DhalHDMITx.c702 reg_value |= MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E); in MHal_HDMITx_Int_Status()
703 reg_value |= (MHal_HDMITx_Read(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F)<<16); in MHal_HDMITx_Int_Status()
725 … dviclock_s = MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3F) & BIT0 ? FALSE : TRUE; in MHal_HDMITx_GetRXStatus()
760 return (MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_MI_0C + idx)); in MHal_HDMITX_GetM02Bytes()
783 if(MHal_HDMITx_Read(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_2E) & 0xE800) in MHal_HDMITx_InitSeq()
1587 …ret = ((MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_ACR_2_06) & 0x000F) << 16) | MHal_HDMITx_Read(HD… in MHal_HDMITx_GetAudioCTS()
1639 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_VS_1_27 + i); in MHal_HDMITx_InfoFrameCheckSum()
1660 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AVI_1_09 + i); in MHal_HDMITx_InfoFrameCheckSum()
1699 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_SPD_1_15 + i); in MHal_HDMITx_InfoFrameCheckSum()
1724 wRegVal = MHal_HDMITx_Read(HDMITX_REG_BASE, REG_PKT_AUD_1_11 + i); in MHal_HDMITx_InfoFrameCheckSum()
[all …]
H A DhalHDCPTx.c497 temp = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_AN_08+i); in MHal_HDMITx_HdcpWriteAn()
625 while (count-- && !(MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_COMMAND_02) & BIT8)); in MHal_HDMITx_HdcpStartCipher()
680 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
691 *ptx_ri = MHal_HDMITx_Read(HDMITX_HDCP_REG_BASE, REG_HDCP_TX_RI_00); in MHal_HDMITx_HdcpCheckRi()
H A DhalHDMIUtilTx.c734 MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address) in MHal_HDMITx_Read() function
/utopia/UTPA2-700.0.x/modules/hdmi/hal/curry/hdmitx/include/
H A DhalHDMIUtilTx.h197 INTERFACE MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address);
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6lite/hdmitx/include/
H A DhalHDMIUtilTx.h197 INTERFACE MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address);
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maxim/hdmitx/include/
H A DhalHDMIUtilTx.h197 INTERFACE MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address);
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6/hdmitx/include/
H A DhalHDMIUtilTx.h197 INTERFACE MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address);
/utopia/UTPA2-700.0.x/modules/hdmi/hal/kano/hdmitx/include/
H A DhalHDMIUtilTx.h197 INTERFACE MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address);
/utopia/UTPA2-700.0.x/modules/hdmi/hal/M7621/hdmitx/include/
H A DhalHDMIUtilTx.h197 INTERFACE MS_U16 MHal_HDMITx_Read(MS_U32 bank, MS_U16 address);