Home
last modified time | relevance | path

Searched refs:VQ0_CTRL (Results 1 – 25 of 35) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/messi/tsp/
H A DhalTSP.c2055 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
2996 …u32temp = (u32Size << TSP_VQ0_SIZE_192PK_SHIFT) | (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_… in HAL_TSP_SetVQBuffer()
2997 _HAL_REG32_W(&(_TspCtrl[0].VQ0_CTRL), u32temp); in HAL_TSP_SetVQBuffer()
3010 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
3011 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
3029 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3030 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3031 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3032 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3044 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_OverflowInt_En()
[all …]
H A DregTSP.h846 REG32 VQ0_CTRL; // 0x3a2c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mooney/tsp/
H A DhalTSP.c2076 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3011 …u32temp = (u32Size << TSP_VQ0_SIZE_192PK_SHIFT) | (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_… in HAL_TSP_SetVQBuffer()
3012 _HAL_REG32_W(&(_TspCtrl[0].VQ0_CTRL), u32temp); in HAL_TSP_SetVQBuffer()
3025 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
3026 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
3044 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3045 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3046 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3047 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3059 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_OverflowInt_En()
[all …]
H A DregTSP.h845 REG32 VQ0_CTRL; // 0x3a2c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mainz/tsp/
H A DhalTSP.c2057 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3000 …u32temp = (u32Size << TSP_VQ0_SIZE_192PK_SHIFT) | (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_… in HAL_TSP_SetVQBuffer()
3001 _HAL_REG32_W(&(_TspCtrl[0].VQ0_CTRL), u32temp); in HAL_TSP_SetVQBuffer()
3014 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
3015 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
3033 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3034 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3035 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3036 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3048 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_OverflowInt_En()
[all …]
H A DregTSP.h846 REG32 VQ0_CTRL; // 0x3a2c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c3072 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3083 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_WR_THRESHOLD_M… in HAL_TSP_HwPatch()
3094 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_PRIORTY_THRESH… in HAL_TSP_HwPatch()
4803 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4826 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
4827 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
4859 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4889 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4928 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1034 REG32 VQ0_CTRL; // 0xbf802c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c3292 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
3303 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_WR_THRESHOLD_M… in HAL_TSP_HwPatch()
3314 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_PRIORTY_THRESH… in HAL_TSP_HwPatch()
5145 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
5168 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
5169 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
5201 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
5231 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
5270 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1038 REG32 VQ0_CTRL; // 0xbf802c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DhalTSP.c2862 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
4076 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4095 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
4096 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
4125 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4151 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4186 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1001 REG32 VQ0_CTRL; // 0xbf802c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c3354 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_WR_THRESHOLD_MASK)) | ((0x8… in _HAL_TSP_VQ_TxConfig()
3355 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_FORCE_FIRE_CNT_1K_MASK)) | … in _HAL_TSP_VQ_TxConfig()
3482 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
3499 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
3520 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
3537 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
3558 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
3575 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DhalTSP.c3103 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
4436 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4459 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
4460 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
4492 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4522 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4561 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h998 REG32 VQ0_CTRL; // 0xbf802c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DhalTSP.c3129 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
4473 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
4496 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
4497 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
4529 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
4559 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
4598 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1007 REG32 VQ0_CTRL; // 0xbf802c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c3292 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
5128 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
5151 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
5152 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
5184 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
5214 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
5253 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
H A DregTSP.h1038 REG32 VQ0_CTRL; // 0xbf802c88 0x22 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c4358 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_WR_THRESHOLD_MASK)) | ((0x8… in _HAL_TSP_VQ_TxConfig()
4359 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_FORCE_FIRE_CNT_1K_MASK)) | … in _HAL_TSP_VQ_TxConfig()
4504 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
4524 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
4548 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4568 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4592 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
4612 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c3368 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
5201 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
5224 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
5225 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
5257 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
5287 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
5326 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c3329 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
5162 pReg = &(_TspCtrl[0].VQ0_CTRL); in HAL_TSP_SetVQBuffer()
5185 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
5186 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
5218 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Reset()
5248 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_OverflowInt_En()
5287 pReg = &_TspCtrl[0].VQ0_CTRL; in HAL_TSP_VQueue_Clr_OverflowInt()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c4544 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_WR_THRESHOLD_MASK)) | ((0x8… in _HAL_TSP_VQ_TxConfig()
4545 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_FORCE_FIRE_CNT_1K_MASK)) | … in _HAL_TSP_VQ_TxConfig()
4690 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
4710 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
4734 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4754 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
4778 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
4798 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c4869 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_WR_THRESHOLD_MASK)) | ((0x8… in _HAL_TSP_VQ_TxConfig()
4870 …REG16_W(&_RegCtrl->VQ0_CTRL, (REG16_R(&_RegCtrl->VQ0_CTRL) & (~TSP_VQ0_FORCE_FIRE_CNT_1K_MASK)) | … in _HAL_TSP_VQ_TxConfig()
5015 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
5035 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
5059 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5079 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5103 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5123 REG16_CLR(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h980 REG16 VQ0_CTRL; // 0xbf802c88 0x23 member

12