Searched refs:REG_HDMITxPHY_CONFIG_01 (Results 1 – 12 of 12) sorted by relevance
385 #define REG_HDMITxPHY_CONFIG_01 0x01U macro
395 #define REG_HDMITxPHY_CONFIG_01 0x01U macro
947 …MHal_HDMITx_Mask_Write(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_01, 0x0001, 0x0001);//MST253B Only in MHal_HDMITx_InitSeq()3326 #define HDMITX_SSC_SUB_DIVIDER_REG REG_HDMITxPHY_CONFIG_01 in MHal_HDMITx_EnableSSC()
1002 …MHal_HDMITx_Mask_Write(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_01, 0x0001, 0x0001);//MST253B Only in MHal_HDMITx_InitSeq()3442 #define HDMITX_SSC_SUB_DIVIDER_REG REG_HDMITxPHY_CONFIG_01 in MHal_HDMITx_EnableSSC()
2953 #define HDMITX_SSC_SUB_DIVIDER_REG REG_HDMITxPHY_CONFIG_01 in MHal_HDMITx_EnableSSC()
2938 #define HDMITX_SSC_SUB_DIVIDER_REG REG_HDMITxPHY_CONFIG_01 in MHal_HDMITx_EnableSSC()
3041 #define HDMITX_SSC_SUB_DIVIDER_REG REG_HDMITxPHY_CONFIG_01 in MHal_HDMITx_EnableSSC()
3003 #define HDMITX_SSC_SUB_DIVIDER_REG REG_HDMITxPHY_CONFIG_01 in MHal_HDMITx_EnableSSC()