Home
last modified time | relevance | path

Searched refs:HW2_Config3 (Results 1 – 25 of 36) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/
H A DhalTSP.c1584 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1597 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
2558 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2559 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2576 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2577 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2596 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2597 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2616 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2617 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
[all …]
H A DregTSP.h1296 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/
H A DhalTSP.c1661 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1674 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
2761 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2762 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2779 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2780 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2799 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2800 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2819 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2820 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
[all …]
H A DregTSP.h1300 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/
H A DhalTSP.c1661 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1674 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
2761 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2762 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2779 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2780 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2799 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2800 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2819 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2820 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
[all …]
H A DregTSP.h1300 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/
H A DhalTSP.c1718 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1731 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
2839 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2840 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2857 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2858 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2877 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2878 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2897 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2898 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/
H A DhalTSP.c1679 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1692 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
2800 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Disable()
2801 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Disable()
2818 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2819 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2838 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2839 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
2858 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PS_Path_Enable()
2859 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_HW_CFG3_PS_AUDC_EN|TSP_HW_CFG3_PS_AUDD_EN)… in HAL_TSP_PS_Path_Enable()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/
H A DhalTSP.c1586 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1599 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
2808 …_HAL_REG32_W(&_TspCtrl[0].HW2_Config3, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (/*TSP_VQ… in HAL_TSP_HwPatch()
3664 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
3665 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
3669 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
3670 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
3704 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
3705 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
3709 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
[all …]
H A DregTSP.h1242 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/
H A DhalTSP.c1616 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1629 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
3029 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
3030 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), in HAL_TSP_HwPatch()
4005 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4006 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4010 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4011 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4045 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4046 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
[all …]
H A DregTSP.h1230 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/
H A DhalTSP.c1638 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
1651 pReg = &_TspCtrl[0].HW2_Config3; in HAL_TSP_PVR_All()
3055 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
3056 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), in HAL_TSP_HwPatch()
4042 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4043 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4047 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPVRTimeStampClk()
4048 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), u32Flag)); in HAL_TSP_SetPVRTimeStampClk()
4082 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_SetPlayBackTimeStampClk()
4083 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
[all …]
H A DregTSP.h1239 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/messi/tsp/
H A DhalTSP.c1245 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1246 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1248 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1249 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
2021 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2022 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()
2030 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2031 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_PUSI_3BYTE_MODE)); in HAL_TSP_HwPatch()
H A DregTSP.h971 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mooney/tsp/
H A DhalTSP.c1249 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1250 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1252 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1253 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
2045 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2046 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()
2054 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2055 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_PUSI_3BYTE_MODE)); in HAL_TSP_HwPatch()
H A DregTSP.h970 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/mainz/tsp/
H A DhalTSP.c1246 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1247 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1249 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1250 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
2022 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2023 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()
2031 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2032 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_PUSI_3BYTE_MODE)); in HAL_TSP_HwPatch()
H A DregTSP.h971 REG32 HW2_Config3; // 0xbf802dC0 0x72 member
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c270 …REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ2PINGPONG_EN | TSP_RM_PKT_DEMUX_PIPE /*| TSP_PVR1_ALIGN_EN… in HAL_TSP_HwPatch()
3468 REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
3472 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
4220 REG16_SET(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
4234 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c364 …REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ2PINGPONG_EN | TSP_RM_PKT_DEMUX_PIPE /*| TSP_PVR1_ALIGN_EN… in HAL_TSP_HwPatch()
4490 REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
4494 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
5568 REG16_SET(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
5588 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c285 …REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ2PINGPONG_EN | TSP_RM_PKT_DEMUX_PIPE /*| TSP_PVR1_ALIGN_EN… in HAL_TSP_HwPatch()
4676 REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
4680 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
5712 REG16_SET(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
5732 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c362 …REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ2PINGPONG_EN | TSP_RM_PKT_DEMUX_PIPE /*| TSP_PVR1_ALIGN_EN… in HAL_TSP_HwPatch()
5001 REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
5005 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
6083 REG16_SET(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
6103 REG16_CLR(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
/utopia/UTPA2-700.0.x/modules/dmx/hal/k7u/tsp/
H A DregTSP.h1255 REG16 HW2_Config3; // 0xbf802dC8 0x72 member

12