Searched refs:HDMITX_MPLL_CLK (Results 1 – 6 of 6) sorted by relevance
2946 #define HDMITX_MPLL_CLK 432 //432MHz in MHal_HDMITx_EnableSSC() macro2957 double ub432MHz = HDMITX_MPLL_CLK; in MHal_HDMITx_EnableSSC()
2931 #define HDMITX_MPLL_CLK 432 //432MHz in MHal_HDMITx_EnableSSC()2942 double ub432MHz = HDMITX_MPLL_CLK; in MHal_HDMITx_EnableSSC()
3033 #define HDMITX_MPLL_CLK 432 //432MHz in MHal_HDMITx_EnableSSC()3045 MS_U32 ub432MHz = HDMITX_MPLL_CLK; in MHal_HDMITx_EnableSSC()
2995 #define HDMITX_MPLL_CLK 432 //432MHz in MHal_HDMITx_EnableSSC()3007 MS_U32 ub432MHz = HDMITX_MPLL_CLK; in MHal_HDMITx_EnableSSC()
3319 #define HDMITX_MPLL_CLK 432 //432MHz in MHal_HDMITx_EnableSSC()3330 double ub432MHz = HDMITX_MPLL_CLK; in MHal_HDMITx_EnableSSC()
3434 #define HDMITX_MPLL_CLK 432 //432MHz in MHal_HDMITx_EnableSSC()3446 MS_U32 ub432MHz = HDMITX_MPLL_CLK; in MHal_HDMITx_EnableSSC()