Searched refs:CFG_01_TSP_FILE_SEGMENT1 (Results 1 – 12 of 12) sorted by relevance
1234 #define CFG_01_TSP_FILE_SEGMENT1 0x0001 macro
950 …REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); // for wishbone DMA (load firm… in HAL_TSP_TSIF_FileEn()975 REG16_CLR(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); in HAL_TSP_TSIF_FileEn()
1273 #define CFG_01_TSP_FILE_SEGMENT1 0x0001 macro
1635 …REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); // for wishbone DMA (load firm… in HAL_TSP_TSIF_FileEn()1666 REG16_CLR(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); in HAL_TSP_TSIF_FileEn()
1275 #define CFG_01_TSP_FILE_SEGMENT1 0x0001 macro
1331 #define CFG_01_TSP_FILE_SEGMENT1 0x0001 macro
1297 #define CFG_01_TSP_FILE_SEGMENT1 0x0001 macro
1335 #define CFG_01_TSP_FILE_SEGMENT1 0x0001 macro
1666 …REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); // for wishbone DMA (load firm… in HAL_TSP_TSIF_FileEn()1697 REG16_CLR(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); in HAL_TSP_TSIF_FileEn()
1569 …REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); // for wishbone DMA (load firm… in HAL_TSP_TSIF_FileEn()1600 REG16_CLR(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); in HAL_TSP_TSIF_FileEn()