Home
last modified time | relevance | path

Searched refs:CFG5_7D_DIS_PKT_CNT_V_CLR (Results 1 – 12 of 12) sorted by relevance

/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c5131 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
5132 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6303 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
6304 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2086 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c6494 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6495 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
7874 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
7875 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2124 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c6668 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6669 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
8059 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8060 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2220 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c7040 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
7041 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
8476 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8477 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2294 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/kano/nsk2/
H A DregTSP.h2126 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6/nsk2/
H A DregTSP.h2241 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6lite/nsk2/
H A DregTSP.h2220 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k7u/nsk2/
H A DregTSP.h2220 #define CFG5_7D_DIS_PKT_CNT_V_CLR 0x0100 macro