Home
last modified time | relevance | path

Searched refs:CFG5_7D_DIS_PKT_CNT_A_CLR (Results 1 – 12 of 12) sorted by relevance

/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c5139 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
5140 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6311 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
6312 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2088 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c6502 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6503 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
7878 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
7879 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2126 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c6676 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6677 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
8067 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8068 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2222 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c7048 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
7049 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
8492 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8493 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
H A DregTSP.h2296 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/kano/nsk2/
H A DregTSP.h2128 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6/nsk2/
H A DregTSP.h2243 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k6lite/nsk2/
H A DregTSP.h2222 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro
/utopia/UTPA2-700.0.x/modules/dscmb/hal/k7u/nsk2/
H A DregTSP.h2222 #define CFG5_7D_DIS_PKT_CNT_A_CLR 0x0400 macro