| /utopia/UTPA2-700.0.x/modules/dmx/hal/mustang/tsp/ |
| H A D | halTSP.c | 165 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3643 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4201 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4374 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS4_FIQ), RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtRe… in HAL_TSP_PowerCtrl()
4381 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4387 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_SW_CLK), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_virtR… in HAL_TSP_PowerCtrl()
4390 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_CLK_STCSYN), in HAL_TSP_PowerCtrl()
4392 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_CLK_STCSYN), in HAL_TSP_PowerCtrl()
4394 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_CLK_STCSYN1), in HAL_TSP_PowerCtrl()
4396 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_CLK_STCSYN1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/maxim/tsp/ |
| H A D | halTSP.c | 168 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3891 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4472 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4651 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4669 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4672 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4676 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4688 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4690 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4692 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/M7621/tsp/ |
| H A D | halTSP.c | 168 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3874 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4455 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4634 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4652 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4655 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4659 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4671 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4673 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4675 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/maserati/tsp/ |
| H A D | halTSP.c | 168 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3970 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4544 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4717 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4735 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4738 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4742 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4754 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4756 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4758 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/M7821/tsp/ |
| H A D | halTSP.c | 168 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3931 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4505 _HAL_REG32L_W((REG32_L *)(_virtRegBase+u32RegClkSrc), in HAL_TSP_SetPVRTimeStampClk()
4678 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4696 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4699 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TS_SAMPLE), in HAL_TSP_PowerCtrl()
4703 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4715 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4717 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
4719 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/messi/tsp/ |
| H A D | halTSP.c | 143 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
676 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, u32ScrmPath); in HAL_TSP_CSA_Set_ScrmPath()
683 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
688 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
2267 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01); in HAL_TSP_CmdQ_SetSTC_32()
2761 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2765 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2768 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2772 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
2778 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/mainz/tsp/ |
| H A D | halTSP.c | 144 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
677 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, u32ScrmPath); in HAL_TSP_CSA_Set_ScrmPath()
684 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
689 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
2271 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01); in HAL_TSP_CmdQ_SetSTC_32()
2765 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2769 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2772 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2776 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
2782 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/mooney/tsp/ |
| H A D | halTSP.c | 144 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
680 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, u32ScrmPath); in HAL_TSP_CSA_Set_ScrmPath()
687 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
692 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
2290 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01); in HAL_TSP_CmdQ_SetSTC_32()
2779 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2783 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
2787 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
2793 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
2797 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/macan/tsp/ |
| H A D | halTSP.c | 149 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3580 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4231 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4235 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4241 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4245 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4249 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4253 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4257 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4261 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/manhattan/tsp/ |
| H A D | halTSP.c | 163 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFFUL); macro
3606 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01UL); in HAL_TSP_CmdQ_SetSTC_32()
4268 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4272 …_HAL_REG32L_W((REG32_L *)(_virtRegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L … in HAL_TSP_PowerCtrl()
4278 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
4282 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4286 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
4290 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TS2_TSGP), in HAL_TSP_PowerCtrl()
4294 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG2_TSP_TSFI), in HAL_TSP_PowerCtrl()
4298 _HAL_REG32L_W((REG32_L *)(_virtRegBase+CKG_TSP_STAMP), in HAL_TSP_PowerCtrl()
[all …]
|
| /utopia/UTPA2-700.0.x/modules/dmx/hal/maldives/tsp/ |
| H A D | halTSP.c | 155 #define _HAL_REG32L_W(reg, value) (reg)->data = ((value) & 0x0000FFFF); macro
3241 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01); in HAL_TSP_CmdQ_SetSTC_32()
3897 …_HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_TS2_TS4), RESET_FLAG1(_HAL_REG32L_R((REG32_L *)(_u32RegB… in HAL_TSP_PowerCtrl()
3900 _HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
3904 …_HAL_REG32L_W((REG32_L *)(_u32RegBase+CHIP_TSP_BOOT_CLK_SEL), RESET_FLAG1(_HAL_REG32L_R((REG32_L *… in HAL_TSP_PowerCtrl()
3910 …_HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_TSP_SW_CLK), SET_FLAG1(_HAL_REG32L_R((REG32_L *)(_u32Reg… in HAL_TSP_PowerCtrl()
3913 _HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_CLK_STCSYN), in HAL_TSP_PowerCtrl()
3917 _HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_TSP_STC0), in HAL_TSP_PowerCtrl()
3921 _HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
3925 _HAL_REG32L_W((REG32_L *)(_u32RegBase+CKG_TS0_TS1), in HAL_TSP_PowerCtrl()
[all …]
|