Home
last modified time | relevance | path

Searched refs:VPU_REG_RISC_MBOX_CLR (Results 1 – 25 of 68) sorted by relevance

123

/utopia/UTPA2-700.0.x/modules/vdec_v1/hal/M7821/vpu/
H A DhalVPU.c513 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR ); in HAL_VPU_MBoxClear()
516 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX1_CLR , VPU_REG_RISC_MBOX1_CLR ); in HAL_VPU_MBoxClear()
H A DregVPU.h302 #define VPU_REG_RISC_MBOX_CLR (REG_MBX_BASE+( 0x0067<<1)) macro
/utopia/UTPA2-700.0.x/modules/vdec_v1/hal/manhattan/vpu/
H A DhalVPU.c513 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR ); in HAL_VPU_MBoxClear()
516 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX1_CLR , VPU_REG_RISC_MBOX1_CLR ); in HAL_VPU_MBoxClear()
H A DregVPU.h302 #define VPU_REG_RISC_MBOX_CLR (REG_MBX_BASE+( 0x0067<<1)) macro
/utopia/UTPA2-700.0.x/modules/vdec_v1/hal/maxim/vpu/
H A DhalVPU.c513 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR ); in HAL_VPU_MBoxClear()
516 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX1_CLR , VPU_REG_RISC_MBOX1_CLR ); in HAL_VPU_MBoxClear()
/utopia/UTPA2-700.0.x/modules/vdec_v1/hal/M7621/vpu/
H A DhalVPU.c513 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR ); in HAL_VPU_MBoxClear()
516 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX1_CLR , VPU_REG_RISC_MBOX1_CLR ); in HAL_VPU_MBoxClear()
/utopia/UTPA2-700.0.x/modules/vdec_v1/hal/maserati/vpu/
H A DhalVPU.c513 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR ); in HAL_VPU_MBoxClear()
516 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX1_CLR , VPU_REG_RISC_MBOX1_CLR ); in HAL_VPU_MBoxClear()
/utopia/UTPA2-700.0.x/modules/vdec_v1/hal/macan/vpu/
H A DhalVPU.c513 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR ); in HAL_VPU_MBoxClear()
516 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX1_CLR , VPU_REG_RISC_MBOX1_CLR ); in HAL_VPU_MBoxClear()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/maxim/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/mainz/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/macan/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/manhattan/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/M7821/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/M7621/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/maserati/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/messi/vpu_ex/
H A DhalVPU_EX.c2075 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2078 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2305 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
H A DregVPU_EX.h306 #define VPU_REG_RISC_MBOX_CLR (REG_MBX_BASE+(0x0067<<1)) macro
/utopia/UTPA2-700.0.x/modules/ojpd_vdec_v1/hal/manhattan/jpd/
H A DhalJPD.c1544 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX0_CLR); in HAL_JPD_ClearVPUMBox()
1547 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX1_CLR); in HAL_JPD_ClearVPUMBox()
/utopia/UTPA2-700.0.x/modules/ojpd_vdec_v1/hal/M7621/jpd/
H A DhalJPD.c1544 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX0_CLR); in HAL_JPD_ClearVPUMBox()
1547 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX1_CLR); in HAL_JPD_ClearVPUMBox()
/utopia/UTPA2-700.0.x/modules/ojpd_vdec_v1/hal/M7821/jpd/
H A DhalJPD.c1544 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX0_CLR); in HAL_JPD_ClearVPUMBox()
1547 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX1_CLR); in HAL_JPD_ClearVPUMBox()
/utopia/UTPA2-700.0.x/modules/ojpd_vdec_v1/hal/maxim/jpd/
H A DhalJPD.c1544 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX0_CLR); in HAL_JPD_ClearVPUMBox()
1547 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX1_CLR); in HAL_JPD_ClearVPUMBox()
/utopia/UTPA2-700.0.x/modules/ojpd_vdec_v1/hal/macan/jpd/
H A DhalJPD.c1544 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX0_CLR); in HAL_JPD_ClearVPUMBox()
1547 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX1_CLR); in HAL_JPD_ClearVPUMBox()
/utopia/UTPA2-700.0.x/modules/ojpd_vdec_v1/hal/maserati/jpd/
H A DhalJPD.c1544 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX0_CLR); in HAL_JPD_ClearVPUMBox()
1547 __HAL_JPD_WriteBit(VPU_REG_RISC_MBOX_CLR, bFlag, VPU_REG_RISC_MBOX1_CLR); in HAL_JPD_ClearVPUMBox()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/mustang/vpu_ex/
H A DhalVPU_EX.c2167 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2170 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2397 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()
/utopia/UTPA2-700.0.x/modules/vdec_v2/hal/maldives/vpu_ex/
H A DhalVPU_EX.c2167 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX0_CLR, VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_MBoxClear()
2170 … _VPU_WriteWordMask(VPU_REG_RISC_MBOX_CLR, VPU_REG_RISC_MBOX1_CLR, VPU_REG_RISC_MBOX1_CLR); in HAL_VPU_EX_MBoxClear()
2397 … _VPU_WriteWordMask( VPU_REG_RISC_MBOX_CLR , VPU_REG_RISC_MBOX0_CLR , VPU_REG_RISC_MBOX0_CLR); in HAL_VPU_EX_GetFWVer()

123