Searched refs:TSP_STR2MI_WP_LD (Results 1 – 6 of 6) sorted by relevance
1246 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()1249 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()2022 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()
978 #define TSP_STR2MI_WP_LD 0x00080000UL macro
1250 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()1253 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()2046 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()
977 #define TSP_STR2MI_WP_LD 0x00080000UL macro
1247 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()1250 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()2023 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()