Searched refs:TSP_DMAW4_UBND_MASK (Results 1 – 6 of 6) sorted by relevance
991 #define TSP_DMAW4_UBND_MASK 0x00FFFFFFUL macro
3218 …_HAL_TSP_MIU_OFFSET(pphyEndAddr[4])) >> MIU_BUS) >> TSP_DMAW4_BND_ALI_SHIFT) & TSP_DMAW4_UBND_MASK; in HAL_TSP_WriteProtect_Enable()3220 …&_TspCtrl[0].DMAW4_UBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW4_UBND) & ~TSP_DMAW4_UBND_MASK) | u32ubnd); in HAL_TSP_WriteProtect_Enable()
3222 …_HAL_TSP_MIU_OFFSET(pphyEndAddr[4])) >> MIU_BUS) >> TSP_DMAW4_BND_ALI_SHIFT) & TSP_DMAW4_UBND_MASK; in HAL_TSP_WriteProtect_Enable()3224 …&_TspCtrl[0].DMAW4_UBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW4_UBND) & ~TSP_DMAW4_UBND_MASK) | u32ubnd); in HAL_TSP_WriteProtect_Enable()
990 #define TSP_DMAW4_UBND_MASK 0x00FFFFFFUL macro
3233 …_HAL_TSP_MIU_OFFSET(pphyEndAddr[4])) >> MIU_BUS) >> TSP_DMAW4_BND_ALI_SHIFT) & TSP_DMAW4_UBND_MASK; in HAL_TSP_WriteProtect_Enable()3235 …&_TspCtrl[0].DMAW4_UBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW4_UBND) & ~TSP_DMAW4_UBND_MASK) | u32ubnd); in HAL_TSP_WriteProtect_Enable()