1682e09ffSMasahiro Yamada /*
2682e09ffSMasahiro Yamada * Copyright (C) 2016 Socionext Inc.
3682e09ffSMasahiro Yamada * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
4682e09ffSMasahiro Yamada *
5682e09ffSMasahiro Yamada * SPDX-License-Identifier: GPL-2.0+
6682e09ffSMasahiro Yamada */
7682e09ffSMasahiro Yamada
8546197b9SMasahiro Yamada #include <linux/delay.h>
9682e09ffSMasahiro Yamada
10682e09ffSMasahiro Yamada #include "../init.h"
11682e09ffSMasahiro Yamada #include "../sc64-regs.h"
12682e09ffSMasahiro Yamada #include "pll.h"
13682e09ffSMasahiro Yamada
14*a55957b9SMasahiro Yamada /* PLL type: SSC */
15*a55957b9SMasahiro Yamada #define SC_CPLLCTRL (SC_BASE_ADDR | 0x1400) /* CPU/ARM */
16*a55957b9SMasahiro Yamada #define SC_SPLLCTRL (SC_BASE_ADDR | 0x1410) /* misc */
17*a55957b9SMasahiro Yamada #define SC_SPLL2CTRL (SC_BASE_ADDR | 0x1420) /* DSP */
18*a55957b9SMasahiro Yamada #define SC_MPLLCTRL (SC_BASE_ADDR | 0x1430) /* Video codec */
19*a55957b9SMasahiro Yamada #define SC_VPPLLCTRL (SC_BASE_ADDR | 0x1440) /* VPE etc. */
20*a55957b9SMasahiro Yamada #define SC_GPPLLCTRL (SC_BASE_ADDR | 0x1450) /* GPU/Mali */
21*a55957b9SMasahiro Yamada #define SC_DPLL0CTRL (SC_BASE_ADDR | 0x1460) /* DDR memory 0 */
22*a55957b9SMasahiro Yamada #define SC_DPLL1CTRL (SC_BASE_ADDR | 0x1470) /* DDR memory 1 */
23*a55957b9SMasahiro Yamada #define SC_DPLL2CTRL (SC_BASE_ADDR | 0x1480) /* DDR memory 2 */
24*a55957b9SMasahiro Yamada
25*a55957b9SMasahiro Yamada /* PLL type: VPLL27 */
26*a55957b9SMasahiro Yamada #define SC_VPLL27FCTRL (SC_BASE_ADDR | 0x1500)
27*a55957b9SMasahiro Yamada #define SC_VPLL27ACTRL (SC_BASE_ADDR | 0x1520)
28*a55957b9SMasahiro Yamada
29*a55957b9SMasahiro Yamada /* PLL type: DSPLL */
30*a55957b9SMasahiro Yamada #define SC_VPLL8KCTRL (SC_BASE_ADDR | 0x1540)
31*a55957b9SMasahiro Yamada #define SC_A2PLLCTRL (SC_BASE_ADDR | 0x15C0)
32*a55957b9SMasahiro Yamada
uniphier_ld20_pll_init(void)33a314a245SMasahiro Yamada void uniphier_ld20_pll_init(void)
34682e09ffSMasahiro Yamada {
35682e09ffSMasahiro Yamada uniphier_ld20_sscpll_init(SC_CPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);
36682e09ffSMasahiro Yamada /* do nothing for SPLL */
37682e09ffSMasahiro Yamada uniphier_ld20_sscpll_init(SC_SPLL2CTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);
38682e09ffSMasahiro Yamada uniphier_ld20_sscpll_init(SC_MPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
39682e09ffSMasahiro Yamada uniphier_ld20_sscpll_init(SC_VPPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 4);
40682e09ffSMasahiro Yamada uniphier_ld20_sscpll_init(SC_GPPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2);
41682e09ffSMasahiro Yamada
42682e09ffSMasahiro Yamada mdelay(1);
43682e09ffSMasahiro Yamada
4429532623SMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_CPLLCTRL);
4529532623SMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_SPLL2CTRL);
4629532623SMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_MPLLCTRL);
4729532623SMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_VPPLLCTRL);
4829532623SMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_GPPLLCTRL);
49682e09ffSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_DPLL0CTRL);
50682e09ffSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_DPLL1CTRL);
51682e09ffSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_DPLL2CTRL);
52682e09ffSMasahiro Yamada
53682e09ffSMasahiro Yamada uniphier_ld20_vpll27_init(SC_VPLL27FCTRL);
54682e09ffSMasahiro Yamada uniphier_ld20_vpll27_init(SC_VPLL27ACTRL);
55682e09ffSMasahiro Yamada
56682e09ffSMasahiro Yamada uniphier_ld20_dspll_init(SC_VPLL8KCTRL);
57682e09ffSMasahiro Yamada uniphier_ld20_dspll_init(SC_A2PLLCTRL);
58682e09ffSMasahiro Yamada }
59