xref: /rk3399_ARM-atf/plat/mediatek/drivers/pmic_wrap/pmic_wrap_v3.h (revision 52c47c174fadb9e1398af41e9bbf290af314e8ec)
1*9c9324ccSZhigang Qin /*
2*9c9324ccSZhigang Qin  * Copyright (c) 2025, MediaTek Inc. All rights reserved.
3*9c9324ccSZhigang Qin  *
4*9c9324ccSZhigang Qin  * SPDX-License-Identifier: BSD-3-Clause
5*9c9324ccSZhigang Qin  */
6*9c9324ccSZhigang Qin 
7*9c9324ccSZhigang Qin #ifndef PMIC_WRAP_V3_H
8*9c9324ccSZhigang Qin #define PMIC_WRAP_V3_H
9*9c9324ccSZhigang Qin 
10*9c9324ccSZhigang Qin #include <stdint.h>
11*9c9324ccSZhigang Qin 
12*9c9324ccSZhigang Qin #include <common/debug.h>
13*9c9324ccSZhigang Qin #include <drivers/console.h>
14*9c9324ccSZhigang Qin 
15*9c9324ccSZhigang Qin #define PMIF_REG_RANGE			(0x774)
16*9c9324ccSZhigang Qin #define PMICSPI_MST_REG_RANGE		(0x80)
17*9c9324ccSZhigang Qin #define DEFAULT_CMD			0
18*9c9324ccSZhigang Qin #define DEFAULT_SLVID			0
19*9c9324ccSZhigang Qin #define DEFAULT_BYTECNT			0
20*9c9324ccSZhigang Qin #define PMIF_SPI_PMIFID			0
21*9c9324ccSZhigang Qin /* #define PWRAP_DEBUG 1 */
22*9c9324ccSZhigang Qin 
23*9c9324ccSZhigang Qin #if PWRAP_DEBUG
24*9c9324ccSZhigang Qin #define PWRAP_LOG(fmts, args...) do {\
25*9c9324ccSZhigang Qin 		console_init(gteearg.atf_log_port, UART_CLOCK, UART_BAUDRATE);\
26*9c9324ccSZhigang Qin 		INFO("[%s:%d] -" fmts, __func__, __LINE__, ##args);\
27*9c9324ccSZhigang Qin 		console_uninit();\
28*9c9324ccSZhigang Qin 	} while (0)
29*9c9324ccSZhigang Qin #endif
30*9c9324ccSZhigang Qin 
31*9c9324ccSZhigang Qin /**********************************************************/
32*9c9324ccSZhigang Qin #define DEFAULT_VALUE_READ_TEST		(0x5aa5)
33*9c9324ccSZhigang Qin #define PWRAP_WRITE_TEST_VALUE		(0xa55a)
34*9c9324ccSZhigang Qin #define PWRAP_POLL_STEP_US		(10)
35*9c9324ccSZhigang Qin 
36*9c9324ccSZhigang Qin /* timeout setting */
37*9c9324ccSZhigang Qin enum {
38*9c9324ccSZhigang Qin 	TIMEOUT_RESET		= 50,	/* us */
39*9c9324ccSZhigang Qin 	TIMEOUT_READ		= 50,	/* us */
40*9c9324ccSZhigang Qin 	TIMEOUT_WAIT_IDLE	= 50	/* us */
41*9c9324ccSZhigang Qin };
42*9c9324ccSZhigang Qin 
43*9c9324ccSZhigang Qin #endif /* PMIC_WRAP_V3_H */
44