1acb8b3caSAndre Przywara /* 2acb8b3caSAndre Przywara * Copyright (c) 2017-2018, ARM Limited and Contributors. All rights reserved. 3acb8b3caSAndre Przywara * 4acb8b3caSAndre Przywara * SPDX-License-Identifier: BSD-3-Clause 5acb8b3caSAndre Przywara */ 6acb8b3caSAndre Przywara 7*09d40e0eSAntonio Nino Diaz #include <common/debug.h> 8*09d40e0eSAntonio Nino Diaz #include <lib/mmio.h> 9*09d40e0eSAntonio Nino Diaz 10acb8b3caSAndre Przywara #include <sunxi_mmap.h> 114ec1a239SAndre Przywara #include <sunxi_private.h> 12acb8b3caSAndre Przywara 13acb8b3caSAndre Przywara #ifdef SUNXI_SPC_BASE 14acb8b3caSAndre Przywara #define SPC_DECPORT_STA_REG(p) (SUNXI_SPC_BASE + ((p) * 0x0c) + 0x4) 15acb8b3caSAndre Przywara #define SPC_DECPORT_SET_REG(p) (SUNXI_SPC_BASE + ((p) * 0x0c) + 0x8) 16acb8b3caSAndre Przywara #define SPC_DECPORT_CLR_REG(p) (SUNXI_SPC_BASE + ((p) * 0x0c) + 0xc) 17acb8b3caSAndre Przywara #endif 18acb8b3caSAndre Przywara 19acb8b3caSAndre Przywara #define R_PRCM_SEC_SWITCH_REG 0x1d0 20acb8b3caSAndre Przywara #define DMA_SEC_REG 0x20 21acb8b3caSAndre Przywara 22acb8b3caSAndre Przywara /* 23acb8b3caSAndre Przywara * Setup the peripherals to be accessible by non-secure world. 24acb8b3caSAndre Przywara * This will not work for the Secure Peripherals Controller (SPC) unless 25acb8b3caSAndre Przywara * a fuse it burnt (seems to be an erratum), but we do it nevertheless, 26acb8b3caSAndre Przywara * to allow booting on boards using secure boot. 27acb8b3caSAndre Przywara */ 28acb8b3caSAndre Przywara void sunxi_security_setup(void) 29acb8b3caSAndre Przywara { 3088aa5c43SAndre Przywara #ifdef SUNXI_SPC_BASE 31acb8b3caSAndre Przywara int i; 32acb8b3caSAndre Przywara 33acb8b3caSAndre Przywara INFO("Configuring SPC Controller\n"); 34acb8b3caSAndre Przywara /* SPC setup: set all devices to non-secure */ 35acb8b3caSAndre Przywara for (i = 0; i < 6; i++) 36acb8b3caSAndre Przywara mmio_write_32(SPC_DECPORT_SET_REG(i), 0xff); 37acb8b3caSAndre Przywara #endif 38acb8b3caSAndre Przywara 39acb8b3caSAndre Przywara /* set MBUS clocks, bus clocks (AXI/AHB/APB) and PLLs to non-secure */ 40acb8b3caSAndre Przywara mmio_write_32(SUNXI_CCU_SEC_SWITCH_REG, 0x7); 41acb8b3caSAndre Przywara 42acb8b3caSAndre Przywara /* set R_PRCM clocks to non-secure */ 43acb8b3caSAndre Przywara mmio_write_32(SUNXI_R_PRCM_BASE + R_PRCM_SEC_SWITCH_REG, 0x7); 44acb8b3caSAndre Przywara 45acb8b3caSAndre Przywara /* Set all DMA channels (16 max.) to non-secure */ 46acb8b3caSAndre Przywara mmio_write_32(SUNXI_DMA_BASE + DMA_SEC_REG, 0xffff); 47acb8b3caSAndre Przywara } 48