_TSIOCtrlPHY (reference) in projects: utopia

Project(s)

Full Search
Definition
Symbol
File Path
History
Type

Searched refs:_TSIOCtrlPHY (Results 1 – 2 of 2) sorted by relevance

/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsio/
H A D	halTSIO.c	44 static REG_Ctrl_TSIO_PHY* _TSIOCtrlPHY = NULL; variable 483 _TSIOCtrlPHY = (REG_Ctrl_TSIO_PHY*)(_u32TSIORegBase+ REG_CTRL_BASE_TSIO_PHY); // 0x171F in HAL_TSIO_SetBank() 575 …_REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_18), 0x20,TSIO_PHY_18_TEST_TSIO_MASK, TSIO_PHY_18_TEST_TS… in HAL_TSIO_Tx2Rx_Loopback() 580 …_REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_18), 0,TSIO_PHY_18_TEST_TSIO_MASK, TSIO_PHY_18_TEST_TSIO_… in HAL_TSIO_Tx2Rx_Loopback() 1555 _REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_24), Setting[11].u8Corse, in HAL_TSIO_Bittraining_init() 1559 _REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_23), Setting[11].u8Fine, in HAL_TSIO_Bittraining_init() 1565 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Bittraining_init() 1569 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Bittraining_init() 1576 …_REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_18), 0x20,TSIO_PHY_18_TEST_TSIO_MASK, TSIO_PHY_18_TEST_TS… in HAL_TSIO_Bittraining_init_dynamic() 1767 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PD); in HAL_TSIO_Analogphase_Pllreset() [all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsio/
H A D	halTSIO.c	44 static REG_Ctrl_TSIO_PHY* _TSIOCtrlPHY = NULL; variable 483 _TSIOCtrlPHY = (REG_Ctrl_TSIO_PHY*)(_u32TSIORegBase+ REG_CTRL_BASE_TSIO_PHY); // 0x171F in HAL_TSIO_SetBank() 575 …_REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_18), 0x20,TSIO_PHY_18_TEST_TSIO_MASK, TSIO_PHY_18_TEST_TS… in HAL_TSIO_Tx2Rx_Loopback() 580 …_REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_18), 0,TSIO_PHY_18_TEST_TSIO_MASK, TSIO_PHY_18_TEST_TSIO_… in HAL_TSIO_Tx2Rx_Loopback() 1555 _REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_24), Setting[11].u8Corse, in HAL_TSIO_Bittraining_init() 1559 _REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_23), Setting[11].u8Fine, in HAL_TSIO_Bittraining_init() 1565 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Bittraining_init() 1569 _REG16_CLR(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_SEL_SKEW1_DELAYlt); in HAL_TSIO_Bittraining_init() 1576 …_REG16_SET_MASK(&(_TSIOCtrlPHY->TSIO_PHY_18), 0x20,TSIO_PHY_18_TEST_TSIO_MASK, TSIO_PHY_18_TEST_TS… in HAL_TSIO_Bittraining_init_dynamic() 1767 _REG16_SET(&(_TSIOCtrlPHY->TSIO_PHY_20), TSIO_PHY_20_LPLL_PD); in HAL_TSIO_Analogphase_Pllreset() [all …]