Home
last modified time | relevance | path

Searched refs:_RegCtrl5 (Results 1 – 4 of 4) sorted by relevance

/utopia/UTPA2-700.0.x/modules/dmx/hal/k6/tsp/
H A DhalTSP.c53 static REG_Ctrl5* _RegCtrl5 = NULL; // TSP7 variable
210 _RegCtrl5 = (REG_Ctrl5*)(u32BankAddr + 0xC2200UL); // TSP7 0x1611 in HAL_TSP_SetBank()
7040 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
7041 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
7044 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
7045 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
7048 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
7049 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
7052 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
7053 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/kano/tsp/
H A DhalTSP.c57 static REG_Ctrl5* _RegCtrl5 = NULL; variable
213 _RegCtrl5 = (REG_Ctrl5*)(u32BankAddr + 0xC2200UL); //TSP7 0x1611 in HAL_TSP_SetBank()
6494 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6495 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6498 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
6499 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
6502 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6503 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6506 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
6507 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/k6lite/tsp/
H A DhalTSP.c49 static REG_Ctrl5* _RegCtrl5 = NULL; // TSP7 variable
192 _RegCtrl5 = (REG_Ctrl5*)(u32BankAddr + 0xC2200UL); // TSP7 0x1611 in HAL_TSP_SetBank()
6668 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6669 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
6672 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
6673 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
6676 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6677 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
6680 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
6681 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
[all …]
/utopia/UTPA2-700.0.x/modules/dmx/hal/curry/tsp/
H A DhalTSP.c44 static REG_Ctrl5* _RegCtrl5 = NULL; variable
185 _RegCtrl5 = (REG_Ctrl5*)(u32BankAddr + 0xC2200UL); //TSP7 0x1611 in HAL_TSP_SetBank()
5131 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
5132 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
5135 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
5136 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
5139 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
5140 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
5143 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
5144 REG16_CLR(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
[all …]