Home
last modified time | relevance | path

Searched refs:REG_DVI_EQ_BASE (Results 1 – 25 of 46) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/mustang/xc/include/
H A Dhwreg_hdmi.h412 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
413 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
414 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
415 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
416 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
417 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
418 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
419 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
420 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
421 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maldives/xc/include/
H A Dhwreg_hdmi.h412 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
413 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
414 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
415 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
416 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
417 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
418 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
419 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
420 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
421 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maserati/xc/include/
H A Dhwreg_hdmi.h406 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
407 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
408 #define REG_DVI_EQ_01_L (REG_DVI_EQ_BASE + 0x02)
409 #define REG_DVI_EQ_01_H (REG_DVI_EQ_BASE + 0x03)
410 #define REG_DVI_EQ_02_L (REG_DVI_EQ_BASE + 0x04)
411 #define REG_DVI_EQ_02_H (REG_DVI_EQ_BASE + 0x05)
412 #define REG_DVI_EQ_03_L (REG_DVI_EQ_BASE + 0x06)
413 #define REG_DVI_EQ_03_H (REG_DVI_EQ_BASE + 0x07)
414 #define REG_DVI_EQ_04_L (REG_DVI_EQ_BASE + 0x08)
415 #define REG_DVI_EQ_04_H (REG_DVI_EQ_BASE + 0x09)
[all …]
/utopia/UTPA2-700.0.x/modules/hdmi/hal/messi/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maserati/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/kano/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mustang/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80 // EQ started from 0x80 macro
150 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
151 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/macan/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maxim/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mooney/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/manhattan/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/curry/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80UL // EQ started from 0x80 macro
153 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
154 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maldives/cec/include/
H A Dcec_hwreg.h123 #define REG_DVI_EQ_BASE 0x110A80 // EQ started from 0x80 macro
150 #define REG_DVI_EQ_00_L (REG_DVI_EQ_BASE + 0x00)
151 #define REG_DVI_EQ_00_H (REG_DVI_EQ_BASE + 0x01)

12