Home
last modified time | relevance | path

Searched refs:REG_DVI_EQ1_BASE (Results 1 – 25 of 46) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/mustang/xc/include/
H A Dhwreg_hdmi.h477 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
478 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
479 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
480 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
481 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
482 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
483 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
484 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
485 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
486 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maldives/xc/include/
H A Dhwreg_hdmi.h477 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
478 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
479 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
480 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
481 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
482 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
483 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
484 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
485 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
486 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/hdmi/hal/messi/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maserati/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/kano/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mustang/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380 // EQ started from 0x80 macro
152 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
153 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/macan/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maxim/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mooney/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/manhattan/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/curry/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maldives/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380 // EQ started from 0x80 macro
152 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
153 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/M7621/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mainz/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/M7821/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6lite/cec/include/
H A Dcec_hwreg.h127 #define REG_DVI_EQ1_BASE 0x113380UL // EQ started from 0x80 macro
155 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
156 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_hdmi.h471 #define REG_DVI_EQ1_00_L (REG_DVI_EQ1_BASE + 0x00)
472 #define REG_DVI_EQ1_00_H (REG_DVI_EQ1_BASE + 0x01)
473 #define REG_DVI_EQ1_01_L (REG_DVI_EQ1_BASE + 0x02)
474 #define REG_DVI_EQ1_01_H (REG_DVI_EQ1_BASE + 0x03)
475 #define REG_DVI_EQ1_02_L (REG_DVI_EQ1_BASE + 0x04)
476 #define REG_DVI_EQ1_02_H (REG_DVI_EQ1_BASE + 0x05)
477 #define REG_DVI_EQ1_04_L (REG_DVI_EQ1_BASE + 0x08)
478 #define REG_DVI_EQ1_04_H (REG_DVI_EQ1_BASE + 0x09)
479 #define REG_DVI_EQ1_10_L (REG_DVI_EQ1_BASE + 0x20)
480 #define REG_DVI_EQ1_10_H (REG_DVI_EQ1_BASE + 0x21)
[all …]

12