Home
last modified time | relevance | path

Searched refs:REG_DVI_ATOP3_BASE (Results 1 – 25 of 31) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/mustang/xc/include/
H A Dhwreg_hdmi.h832 #define REG_DVI_ATOP2_35_L (REG_DVI_ATOP3_BASE + 0x6A)
833 #define REG_DVI_ATOP2_35_H (REG_DVI_ATOP3_BASE + 0x6B)
864 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
865 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
866 #define REG_DVI_ATOP3_01_L (REG_DVI_ATOP3_BASE + 0x02)
867 #define REG_DVI_ATOP3_01_H (REG_DVI_ATOP3_BASE + 0x03)
868 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
869 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
870 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
871 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
[all …]
H A Dmhal_xc_chip_config.h424 #define REG_DVI_ATOP3_BASE 0x162F00 macro
/utopia/UTPA2-700.0.x/modules/xc/hal/maldives/xc/include/
H A Dhwreg_hdmi.h832 #define REG_DVI_ATOP2_35_L (REG_DVI_ATOP3_BASE + 0x6A)
833 #define REG_DVI_ATOP2_35_H (REG_DVI_ATOP3_BASE + 0x6B)
864 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
865 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
866 #define REG_DVI_ATOP3_01_L (REG_DVI_ATOP3_BASE + 0x02)
867 #define REG_DVI_ATOP3_01_H (REG_DVI_ATOP3_BASE + 0x03)
868 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
869 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
870 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
871 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
[all …]
H A Dmhal_xc_chip_config.h424 #define REG_DVI_ATOP3_BASE 0x162F00 macro
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h540 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h521 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h542 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h534 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h540 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h519 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/mooney/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h502 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/M7621/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
H A Dmhal_xc_chip_config.h595 #define REG_DVI_ATOP3_BASE 0x162F00UL macro
/utopia/UTPA2-700.0.x/modules/xc/hal/M7821/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maxim/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maserati/xc/include/
H A Dhwreg_hdmi.h853 #define REG_DVI_ATOP3_00_L (REG_DVI_ATOP3_BASE + 0x00)
854 #define REG_DVI_ATOP3_00_H (REG_DVI_ATOP3_BASE + 0x01)
855 #define REG_DVI_ATOP3_06_L (REG_DVI_ATOP3_BASE + 0x0C)
856 #define REG_DVI_ATOP3_06_H (REG_DVI_ATOP3_BASE + 0x0D)
857 #define REG_DVI_ATOP3_07_L (REG_DVI_ATOP3_BASE + 0x0E)
858 #define REG_DVI_ATOP3_07_H (REG_DVI_ATOP3_BASE + 0x0F)
859 #define REG_DVI_ATOP3_0A_L (REG_DVI_ATOP3_BASE + 0x14)
860 #define REG_DVI_ATOP3_0A_H (REG_DVI_ATOP3_BASE + 0x15)
861 #define REG_DVI_ATOP3_0B_L (REG_DVI_ATOP3_BASE + 0x16)
862 #define REG_DVI_ATOP3_0B_H (REG_DVI_ATOP3_BASE + 0x17)
[all …]

12