Home
last modified time | relevance | path

Searched refs:REG_DVI_ATOP1_BASE (Results 1 – 25 of 46) sorted by relevance

12

/utopia/UTPA2-700.0.x/modules/xc/hal/mustang/xc/include/
H A Dhwreg_hdmi.h791 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
792 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
793 #define REG_DVI_ATOP1_01_L (REG_DVI_ATOP1_BASE + 0x02)
794 #define REG_DVI_ATOP1_01_H (REG_DVI_ATOP1_BASE + 0x03)
795 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
796 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
797 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
798 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
799 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
800 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/maldives/xc/include/
H A Dhwreg_hdmi.h791 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
792 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
793 #define REG_DVI_ATOP1_01_L (REG_DVI_ATOP1_BASE + 0x02)
794 #define REG_DVI_ATOP1_01_H (REG_DVI_ATOP1_BASE + 0x03)
795 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
796 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
797 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
798 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
799 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
800 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
[all …]
/utopia/UTPA2-700.0.x/modules/hdmi/hal/messi/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maserati/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/kano/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mustang/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200 macro
144 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
145 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
146 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/macan/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maxim/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mooney/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/manhattan/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/curry/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/maldives/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200 macro
144 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
145 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
146 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/M7621/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/mainz/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/M7821/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/hdmi/hal/k6lite/cec/include/
H A Dcec_hwreg.h125 #define REG_DVI_ATOP1_BASE 0x113200UL macro
147 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
148 #define REG_DVI_ATOP1_70_H (REG_DVI_ATOP1_BASE + 0xE1)
149 #define REG_DVI_ATOP1_71_H (REG_DVI_ATOP1_BASE + 0xE3)
/utopia/UTPA2-700.0.x/modules/xc/hal/manhattan/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/mainz/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/k6lite/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/macan/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/curry/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/kano/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]
/utopia/UTPA2-700.0.x/modules/xc/hal/messi/xc/include/
H A Dhwreg_hdmi.h785 #define REG_DVI_ATOP1_00_L (REG_DVI_ATOP1_BASE + 0x00)
786 #define REG_DVI_ATOP1_00_H (REG_DVI_ATOP1_BASE + 0x01)
787 #define REG_DVI_ATOP1_06_L (REG_DVI_ATOP1_BASE + 0x0C)
788 #define REG_DVI_ATOP1_06_H (REG_DVI_ATOP1_BASE + 0x0D)
789 #define REG_DVI_ATOP1_07_L (REG_DVI_ATOP1_BASE + 0x0E) // ENABLE_PATCH_HDCP_FOR_SEC_PC
790 #define REG_DVI_ATOP1_32_L (REG_DVI_ATOP1_BASE + 0x64)
791 #define REG_DVI_ATOP1_32_H (REG_DVI_ATOP1_BASE + 0x65)
792 #define REG_DVI_ATOP1_5E_L (REG_DVI_ATOP1_BASE + 0xBC)
793 #define REG_DVI_ATOP1_5E_H (REG_DVI_ATOP1_BASE + 0xBD)
794 #define REG_DVI_ATOP1_60_L (REG_DVI_ATOP1_BASE + 0xC0)
[all …]

12