Lines Matching refs:ucCDIdx
2003 MS_U8 ucCDIdx = 0; in MHal_HDMITx_SetVideoOutputMode() local
2021 ucCDIdx = (cd_val == 0)? 0x00 : (cd_val - 4); in MHal_HDMITx_SetVideoOutputMode()
2036 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2042 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2048 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2054 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2066 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2145 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2152 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2159 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2166 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2178 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2193 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2205 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2249 if(uiSynthSet == HDMITxVideoAtopSetting[ucCDIdx][idx].SynthSSCSet) in MHal_HDMITx_SetVideoOutputMode()
2277 MHal_HDMITx_Mask_Write(HDMITX_REG_BASE, REG_HDMI_CONFIG1_00, 0x00C0, ucCDIdx << 6); in MHal_HDMITx_SetVideoOutputMode()
2283 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2287 …X_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_02, (MS_U16)(HDMITxVideoAtopSetting[ucCDIdx][idx].SynthSSCSet… in MHal_HDMITx_SetVideoOutputMode()
2288 …_BASE, REG_HDMITxPHY_CONFIG_03, 0x0FFF, (MS_U16)((HDMITxVideoAtopSetting[ucCDIdx][idx].SynthSSCSet… in MHal_HDMITx_SetVideoOutputMode()
2294 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_38, 0x0003, HDMITxVideoAtopSetting[ucCDIdx][idx].MUX_DIVSEL_… in MHal_HDMITx_SetVideoOutputMode()
2295 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3C, 0xC000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2296 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3C, 0x3000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2299 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_34, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_PREDR… in MHal_HDMITx_SetVideoOutputMode()
2300 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_35, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_PREDR… in MHal_HDMITx_SetVideoOutputMode()
2301 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_35, 0x003F, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_PREDR… in MHal_HDMITx_SetVideoOutputMode()
2308 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_30, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_DRV_M… in MHal_HDMITx_SetVideoOutputMode()
2309 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_31, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_DRV_M… in MHal_HDMITx_SetVideoOutputMode()
2310 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_31, 0x003F, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_DRV_M… in MHal_HDMITx_SetVideoOutputMode()
2312 …(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3A, 0x000F, HDMITxVideoAtopSetting[ucCDIdx][idx].PD_RT); in MHal_HDMITx_SetVideoOutputMode()