847 void MHal_HDMITx_Int_Disable(MS_U32 u32Int)  in MHal_HDMITx_Int_Disable()  argument
851 …  MHal_HDMITx_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_CONFIG_0C, (MS_U16)u32Int, (MS_U16)u32Int);  in MHal_HDMITx_Int_Disable()
853 …_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0D, (MS_U16)(u32Int>>16), (MS_U16)(u32Int>>16) );  in MHal_HDMITx_Int_Disable()
859         if(u32Int & E_HDMITX_IRQ_12) // HPD IRQ is move to PM_Sleep bank  in MHal_HDMITx_Int_Disable()
872 void MHal_HDMITx_Int_Enable(MS_U32 u32Int)  in MHal_HDMITx_Int_Enable()  argument
876     MHal_HDMITx_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_CONFIG_0C, 0xFFFF, ~u32Int);  in MHal_HDMITx_Int_Enable()
878     MHal_HDMITx_Mask_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0D, 0xFFFF, (~u32Int)>>16 );  in MHal_HDMITx_Int_Enable()
884         if(u32Int & E_HDMITX_IRQ_12)  in MHal_HDMITx_Int_Enable()
898 void MHal_HDMITx_Int_Clear(MS_U32 u32Int)  in MHal_HDMITx_Int_Clear()  argument
902     MHal_HDMITx_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0E, u32Int);  in MHal_HDMITx_Int_Clear()
903     MHal_HDMITx_Write(HDMITX_MISC_REG_BASE, REG_MISC_STATUS_0F, (u32Int>>16));  in MHal_HDMITx_Int_Clear()
909         if(u32Int & E_HDMITX_IRQ_12)  in MHal_HDMITx_Int_Clear()