Lines Matching refs:ucCDIdx
1917 MS_U8 ucCDIdx = 0; in MHal_HDMITx_SetVideoOutputMode() local
1934 ucCDIdx = (cd_val == 0)? 0x00 : (cd_val - 4); in MHal_HDMITx_SetVideoOutputMode()
1949 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
1955 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
1961 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
1967 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
1979 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2030 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2037 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2044 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2051 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2063 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2078 …_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideo_OTMDS_ODATA_Ratio[ucCDIdx][idx] << 12); in MHal_HDMITx_SetVideoOutputMode()
2090 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2134 if(uiSynthSet == HDMITxVideoAtopSetting[ucCDIdx][idx].SynthSSCSet) in MHal_HDMITx_SetVideoOutputMode()
2162 MHal_HDMITx_Mask_Write(HDMITX_REG_BASE, REG_HDMI_CONFIG1_00, 0x00C0, ucCDIdx << 6); in MHal_HDMITx_SetVideoOutputMode()
2168 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_15, 0x7000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2172 …X_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_02, (MS_U16)(HDMITxVideoAtopSetting[ucCDIdx][idx].SynthSSCSet… in MHal_HDMITx_SetVideoOutputMode()
2173 …_BASE, REG_HDMITxPHY_CONFIG_03, 0x0FFF, (MS_U16)((HDMITxVideoAtopSetting[ucCDIdx][idx].SynthSSCSet… in MHal_HDMITx_SetVideoOutputMode()
2179 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_38, 0x0003, HDMITxVideoAtopSetting[ucCDIdx][idx].MUX_DIVSEL_… in MHal_HDMITx_SetVideoOutputMode()
2180 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3C, 0xC000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2181 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3C, 0x3000, HDMITxVideoAtopSetting[ucCDIdx][idx].TXPLL_DIVSE… in MHal_HDMITx_SetVideoOutputMode()
2184 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_34, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_PREDR… in MHal_HDMITx_SetVideoOutputMode()
2185 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_35, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_PREDR… in MHal_HDMITx_SetVideoOutputMode()
2186 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_35, 0x003F, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_PREDR… in MHal_HDMITx_SetVideoOutputMode()
2193 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_30, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_DRV_M… in MHal_HDMITx_SetVideoOutputMode()
2194 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_31, 0x3F00, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_DRV_M… in MHal_HDMITx_SetVideoOutputMode()
2195 …TX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_31, 0x003F, HDMITxVideoAtopSetting[ucCDIdx][idx].ICTRL_DRV_M… in MHal_HDMITx_SetVideoOutputMode()
2197 …(HDMITX_PHY_REG_BASE, REG_HDMITxPHY_CONFIG_3A, 0x000F, HDMITxVideoAtopSetting[ucCDIdx][idx].PD_RT); in MHal_HDMITx_SetVideoOutputMode()