Lines Matching refs:REG32

9 } REG32;  typedef
413 REG32 Str2mi_head2pvr1; // 0xbf802a04 0x01
415REG32 Str2mi_mid2pvr1; // 0xbf802a0c 0x03 ,wpt…
417 REG32 Str2mi_tail2pvr1; // 0xbf802a14 0x05
420REG32 Pcr_L; // 0xbf802a1c 0x07_0x08
422REG32 Pcr_H; // 0xbf802a24 0x09_0x0a
428REG32 _xbf202a2c; // 0xbf802a30 0x0c_0x0d
430REG32 PVR2_Config; // 0xbf802a38 0x0e_0x0f
463REG32 PVR2_LPCR1; // 0xbf802a40 0x10_0x11
466REG32 Str2mi_head1_pvr2; // 0xbf802a48 0x12_0x13
467REG32 Str2mi_mid1_wptr_pvr2; // 0xbf802a50 0x14_0x15
468REG32 Str2mi_tail1_pvr2; // 0xbf802a58 0x16_0x17
469REG32 Str2mi_head2_pvr2; // 0xbf802a60 0x18_0x19
470REG32 Str2mi_mid2_pvr2; // 0xbf802a68 0x1a_0x1b,…
471REG32 Str2mi_tail2_pvr2; // 0xbf802a70 0x1c_0x1d
472REG32 Hw_SyncByte2; // 0xbf802a78 0x1e_0x1f
480 REG32 Pkt_CacheW0; // 0xbf802a80 0x20
481 REG32 Pkt_CacheW1; // 0xbf802a88 0x22
482 REG32 Pkt_CacheW2; // 0xbf802a90 0x24
483 REG32 Pkt_CacheW3; // 0xbf802a98 0x26
484 REG32 Pkt_CacheIdx; // 0xbf802aa0 0x28
486 REG32 Pkt_DMA; // 0xbf802aa8 0x2a
524 REG32 Pcr_L_CmdQ; // 0xbf802ac0 0x30
580 REG32 SwInt_Stat; // 0xbf802ae0 0x38
604 REG32 TsDma_Addr; // 0xbf802ae8 0x3a
605 REG32 TsDma_Size; // 0xbf802af0 0x3c
621 REG32 MCU_Cmd; // 0xbf802b00 0x40
682 REG32 NOEA_PC; // 0xbf802b18 0x46
696 REG32 Idr_Addr; // 0xbf802b24 0x49
697 REG32 Idr_Write; // 0xbf802b2c 0x4b
698 REG32 Idr_Read; // 0xbf802b34 0x4d
710 REG32 TsRec_Head; // 0xbf802b40 0x50
711REG32 TsRec_Mid_PVR1_WPTR; // 0xbf802b48 0x52, PVR1 mid…
712 REG32 TsRec_Tail; // 0xbf802b50 0x54
713REG32 _xbf802b58[2]; // 0xbf802b58 ~ 0xbf802b60 0…
751 REG32 TSP_MATCH_PID_NUM; // 0xbf802b70 0x5c
752REG32 TSP_IWB_WAIT; // 0xbf802b78 0x5e // Wait …
754 REG32 Cpu_Base; // 0xbf802b80 0x60
757 REG32 Qmem_Ibase; // 0xbf802b88 0x62
758 REG32 Qmem_Imask; // 0xbf802b90 0x64
759 REG32 Qmem_Dbase; // 0xbf802b98 0x66
760 REG32 Qmem_Dmask; // 0xbf802ba0 0x68
762 REG32 TSP_Debug; // 0xbf802ba8 0x6a
765 REG32 _xbf802bb0; // 0xbf802bb0 0x6c
767 REG32 TsFileIn_RPtr; // 0xbf802bb8 0x6e
769 REG32 TsFileIn_Timer; // 0xbf802bc0 0x70
771 REG32 TsFileIn_Head; // 0xbf802bc8 0x72
773 REG32 TsFileIn_Mid; // 0xbf802bd0 0x74
775 REG32 TsFileIn_Tail; // 0xbf802bd8 0x76
877 REG32 MCU_Data0; // 0xbf802c00 0x00
880 REG32 PVR1_LPcr1; // 0xbf802c08 0x02
881 REG32 LPcr2; // 0xbf802c10 0x04
937 REG32 TsPidScmbStatTsin; // 0xbf802c30 0x0c
938 REG32 TsPidScmbStatFile; // 0xbf802c38 0x0e
940 REG32 PCR64_2_L; // 0xbf802c40 0x10
941 REG32 PCR64_2_H; // 0xbf802c48 0x12
944REG32 DMAW_LBND0; // 0xbf802c50 0x14 //sec1…
945 REG32 DMAW_UBND0; // 0xbf802c58 0x16
946REG32 DMAW_LBND1; // 0xbf802c60 0x18 //sec2…
947 REG32 DMAW_UBND1; // 0xbf802c68 0x1A
949 REG32 HW2_CFG6; // 0xbf802c68 0x1C
950 REG32 HW2_CFG5; // 0xbf802c68 0x1E
952 REG32 VQ0_BASE; // 0xbf802c80 0x20
992REG32 DMAW_LBND2; // 0xbf802ca8 0x2a //PVR …
994 REG32 DMAW_UBND2; // 0xbf802cb0 0x2c
995REG32 DMAW_LBND3; // 0xbf802cb8 0x2e //PVR …
996 REG32 DMAW_UBND3; // 0xbf802cc0 0x30
997REG32 DMAW_LBND4; // 0xbf802cc8 0x32 //PVR …
998 REG32 DMAW_UBND4; // 0xbf802cd0 0x34
1000REG32 ORZ_DMAW_LBND; // 0xbf802cd8 0x36 //CPU …
1002 REG32 ORZ_DMAW_UBND; // 0xbf802ce0 0x38
1013 REG32 HWPCR0_L; // 0xbf802cf0 0x3c
1014 REG32 HWPCR0_H; // 0xbf802cf8 0x3e
1016 REG32 CA_CTRL; // 0xbf802d00 0x40
1047 REG32 HWPCR1_L; // 0xbf802d10 0x44
1048 REG32 HWPCR1_H; // 0xbf802d18 0x46
1051REG32 IND32_ADDR; // 0xbf802d24 0x49, Indirect…
1052REG32 IND32_WDATA; // 0xbf802d2C 0x4B, Indirect…
1053REG32 IND32_RDATA; // 0xbf802d34 0x4D, IND32_WD…
1087 REG32 STC_DIFF_BUF; // 0xbf802d48 0x52
1089 REG32 STC_DIFF_BUF_H; // 0xbf802d50 0x54
1093 REG32 VQ1_Base; // 0xbf802d58 0x56
1095 REG32 _xbf202d60_6C[2]; // 0xbf802d60 0x58~0x5B
1112 REG32 VQ2_Base; // 0xbf802d78 0x5E
1114 REG32 TS_WatchDog_Cnt; // 0xbf802d80 0x60
1118 REG32 Bist_Fail; // 0xbf802d88 0x62
1142 REG32 VQ_STATUS; // 0xbf802d98 0x66
1161REG32 DM2MI_WAddr_Err; // 0xbf802da0 0x68 , DM2MI_…
1163REG32 ORZ_DMAW_WAddr_Err; // 0xbf802da8 0x6a , ORZ_WA…
1197 REG32 SwInt2_Stat; // 0xbf802dB4 0x6d
1216 REG32 TimeStamp_FileIn; // 0xbf802dC0 0x70
1245 REG32 VQ3_Base; // 0x74~75
1261 REG32 VQ_RX_Status; // 0xbf802de0 0x78
1271 REG32 _xbf802de8; // 0xbf802dC0 0x7a
1273 REG32 MCU_Data1; // 0xbf802dC0 0x7c
1496 REG32 CFG_17_18;
1498 REG32 CFG_19_1A;
1500 REG32 CFG_1B_1C;
1502 REG32 CFG_1D_1E;
1504 REG32 CFG_1F_20;
1506 REG32 CFG_21_22;
1527 REG32 CFG_24_25;
1529 REG32 CFG_26_27;
1531 REG32 CFG_28_29;
1533 REG32 CFG_2A_2B;
1535 REG32 CFG_2C_2D;
1537 REG32 CFG_2E_2F;
1540 REG32 CFG_30_31;
1542 REG32 CFG_32_33;
1549 REG32 CFG_35_36;
1551 REG32 CFG_37_38;
1558 REG32 CFG_3A_3B;
1560 REG32 CFG_3C_3D;
1588 REG32 CFG_42_43;
1590 REG32 CFG_44_45;
1592 REG32 CFG_46_47;
1598 REG32 CFG_50_51;
1600 REG32 CFG_52_53;
1602 REG32 CFG_54_55;
1604 REG32 CFG_56_57;
1606 REG32 CFG_58_59;
1608 REG32 CFG_5A_5B;
1610 REG32 CFG_5C_5D;
1612 REG32 CFG_5E_5F;
1614 REG32 CFG_60_61;
1616 REG32 CFG_62_63;
1618REG32 CFG_64_65; // Reser…
1620 REG32 CFG_66_67;
1622 REG32 CFG_68_69;
1624 REG32 CFG_6A_6B;
1626 REG32 CFG_6C_6D;
1628 REG32 CFG_6E_6F;
1734REG32 CFG3_12_13; //…
1735REG32 CFG3_14_15; //…
1982REG32 CFG3_44_45; //pause time0 for PVR1…
1983REG32 CFG3_46_47; //pause time1 for PVR2…
1984REG32 CFG3_48_49; //pause time2 for PVR3…
1985REG32 CFG3_4A_4B; //pause time3 for PVR4…
2005 REG32 CFG3_50_51;
2339REG32 CFG6_30_31; // filein0 lower DMA r…
2340REG32 CFG6_32_33; // filein0 upper DMA r…
2341REG32 CFG6_34_35; // filein1 lower DMA r…
2342REG32 CFG6_36_37; // filein1 upper DMA r…
2343REG32 CFG6_38_39; // filein2 lower DMA r…
2344REG32 CFG6_3A_3B; // filein2 upper DMA r…
2345REG32 CFG6_3C_3D; // filein3 lower DMA r…
2346REG32 CFG6_3E_3F; // filein3 upper DMA r…
2349REG32 CFG6_48_49; // mmfi0 lower DMA rea…
2350REG32 CFG6_4A_4B; // mmfi0 upper DMA rea…
2351REG32 CFG6_4C_4D; // mmfi1 lower DMA rea…
2352REG32 CFG6_4E_4F; // mmfi1 upper DMA rea…
2354REG32 CFG6_50_51; // initial packet time…
2355REG32 CFG6_52_53; // initial packet time…
2356REG32 CFG6_54_55; // initial packet time…
2357REG32 CFG6_56_57; // initial packet time…
2359REG32 CFG6_5C_5D; // initial packet time…
2360REG32 CFG6_5E_5F; // initial packet time…
2660 REG32 CFG8_50_51; //reg_synth0
2661 REG32 CFG8_52_53; //reg_synth1
2662REG32 CFG8_54_55; //reg_pcr64_3_riu(Low)
2663REG32 CFG8_56_57; //reg_pcr64_3_riu(High)
2664 REG32 CFG8_58_59; //reg_synth2
2665REG32 CFG8_5A_5B; //reg_pcr64_4_riu(Low)
2666REG32 CFG8_5C_5D; //reg_pcr64_4_riu(High)
2667 REG32 CFG8_5E_5F; //reg_synth3
2668 REG32 CFG8_60_61; //reg_pcr2_valid
2670 REG32 CFG8_63_64; //reg_pcr3_valid