Lines Matching refs:_TspCtrl
121 static REG_Ctrl* _TspCtrl = NULL; // TSP0 & TSP1 variable
668 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Detect()
669 … SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_match_pid_scr_ts_ld| TSP_match_pid_scr_fi_ld)); in HAL_TSP_Scmb_Detect()
673 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Detect()
674 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_match_pid_scr_ts_ld| TSP_match_pid_scr_fi_ld)); in HAL_TSP_Scmb_Detect()
680 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, u32ScrmPath); in HAL_TSP_CSA_Set_ScrmPath()
687 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
688 SET_FLAG1(_HAL_REG32L_R(&_TspCtrl[0].CA_CTRL), TSP_CA_AVPAUSE)); in HAL_TSP_Set_AVPAUSE()
692 _HAL_REG32L_W(&_TspCtrl[0].CA_CTRL, in HAL_TSP_Set_AVPAUSE()
693 RESET_FLAG1(_HAL_REG32L_R(&_TspCtrl[0].CA_CTRL), TSP_CA_AVPAUSE)); in HAL_TSP_Set_AVPAUSE()
699 return (MS_U32)(_HAL_REG32L_R(&_TspCtrl[0].CA_CTRL) & TSP_CA_CTRL_MASK); in HAL_TSP_CSA_Get_ScrmPath()
780 return _HAL_REG32_R(&_TspCtrl[0].SwInt_Stat); in HAL_TSP_SW_INT_STATUS()
784 MS_U32 u32SwIntStatus = (MS_U32)_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_M); in HAL_TSP_SW_INT_STATUS()
785 …u32SwIntStatus |= ((_HAL_REG32_R(&_TspCtrl[0].SwInt_Stat1_H) & TSP_SWINT1_H_MASK) >> TSP_SWINT1_H_… in HAL_TSP_SW_INT_STATUS()
828 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_NMATCH | u32FltId); in HAL_TSP_SecFlt_SetNMask()
830 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetNMask()
880 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VER_RESET | u32SecFltId); in HAL_TSP_SecFlt_VerReset()
881 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_VerReset()
889 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
890 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
893 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32cmd); in HAL_TSP_SecFlt_SetDataAddr()
894 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_SecFlt_SetDataAddr()
978 _HAL_REG32_W(&_TspCtrl[0].TsFileIn_Timer, u32Delay); in HAL_TSP_TsDma_SetDelay()
984 _HAL_REG32_W(&_TspCtrl[0].TsDma_Addr, (MS_U32)(phyStreamAddr-_phyFIBufMiuOffset)); in HAL_TSP_CmdQ_TsDma_SetAddr()
993 _HAL_REG32_W(&_TspCtrl[0].TsDma_Size, u32StreamSize); in HAL_TSP_CmdQ_TsDma_SetSize()
1000 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_CmdQ_TsDma_Start()
1001 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_BYTE_TIMER_EN)); in HAL_TSP_CmdQ_TsDma_Start()
1003 …_HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, TSP_TSDMA_CTRL_START | (u32TsDmaCtrl & TSP_TSDMA_CTRL_P… in HAL_TSP_CmdQ_TsDma_Start()
1008 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Pause()
1009 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Pause()
1014 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_TsDma_Resume()
1015 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE)); in HAL_TSP_TsDma_Resume()
1020 return (HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ), TSP_TSDMA_CTRL_START) | in HAL_TSP_CmdQ_TsDma_GetState()
1021 (MS_U32)(HAS_FLAG(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILEIN_PAUSE))); in HAL_TSP_CmdQ_TsDma_GetState()
1026 …return (TSP_CMDQ_SIZE - ((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMD… in HAL_TSP_CmdQ_EmptyCount()
1031 …return (MS_U8)((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_WR_LEVEL_MASK) >> TSP_CMDQ_W… in HAL_TSP_Get_CmdQFifoLevel()
1044 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1045 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1052 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, in HAL_TSP_SetCtrlMode()
1053 (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl) & ~(TSP_CTRL_CPU_EN | in HAL_TSP_SetCtrlMode()
1081 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Head, ((MS_U32)(phyBufStart0-_phyPVRBufMiuOffset[0])>> MIU_BUS)); … in HAL_TSP_PVR_SetBuffer()
1082 …_HAL_REG32_W(&_TspCtrl[0].TsRec_Tail, ((MS_U32)(phyBufEnd-_phyPVRBufMiuOffset[0])>> MIU_BUS)); … in HAL_TSP_PVR_SetBuffer()
1104 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_SetBuffer()
1105 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_STR2MI_MIU_PINPON_EN)); in HAL_TSP_PVR_SetBuffer()
1114 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_Enable()
1115 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_burst_len_MASK)); in HAL_TSP_PVR_Enable()
1118 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_PVR_Enable()
1119 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILE_CHECK_WP)); in HAL_TSP_PVR_Enable()
1123 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1124 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1125 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1126 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_PVR_Enable()
1130 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_Enable()
1131 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_ENABLE)); in HAL_TSP_PVR_Enable()
1149 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1150 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
1151 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_All()
1152 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_REG_REC_PID_EN)); in HAL_TSP_PVR_All()
1156 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_All()
1157 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_All()
1158 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_PVR_All()
1159 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_REG_REC_PID_EN)); in HAL_TSP_PVR_All()
1165 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].reg15b4); in HAL_TSP_PVR_Filein_Enable()
1186 _HAL_REG32_W(&_TspCtrl[0].reg15b4, u32data); in HAL_TSP_PVR_Filein_Enable()
1193 return ((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PVR_ENABLE) > 0); in HAL_TSP_PVR_Eng_IsEnabled()
1205 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_LIVE… in HAL_TSP_LiveAB_En()
1209 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_LIV… in HAL_TSP_LiveAB_En()
1215 return ((_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & TSP_LIVEAB_SEL) != 0); in HAL_TSP_IsLiveAB_Enable()
1226 …_HAL_REG32_W(&_TspCtrl[0].Hw_Config4, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4… in HAL_TSP_SetPKTSize()
1227 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, (_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein)&~TSP_PKT_… in HAL_TSP_SetPKTSize()
1236 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_PKT1… in HAL_TSP_FileIn_192BlockScheme_En()
1240 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_PKT… in HAL_TSP_FileIn_192BlockScheme_En()
1249 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1250 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1251 phyvalue = (MS_PHY)(_HAL_REG32_R(&_TspCtrl[0].TsRec_WPtr)<< MIU_BUS) + _phyPVRBufMiuOffset[0]; in HAL_TSP_PVR_GetBufWrite()
1252 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_PVR_GetBufWrite()
1253 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_STR2MI_WP_LD)); in HAL_TSP_PVR_GetBufWrite()
1261 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_WaitFlush()
1262 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_FLUSH)); in HAL_TSP_PVR_WaitFlush()
1263 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_WaitFlush()
1264 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_FLUSH)); in HAL_TSP_PVR_WaitFlush()
1271 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_REC_FLT_Enable()
1272 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_REC_FLT_Enable()
1276 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PVR_REC_FLT_Enable()
1277 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PVR_PIDFLT_SEC)); in HAL_TSP_PVR_REC_FLT_Enable()
1384 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_ExtSync()
1389 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_ExtSync()
1416 pReg = &(_TspCtrl[0].Hw_Config0); in HAL_TSP_SelPad_Parl()
1421 pReg = &(_TspCtrl[0].Hw_Config2); in HAL_TSP_SelPad_Parl()
1454 REG32* pReg = &(_TspCtrl[0].Hw_Config4); in HAL_TSP_Parl_BitOrderSwap()
1603 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVPkt()
1604 …_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | (TSP_DUP_PKT_SKIP_VD|TSP_DUP_PKT_SKIP_V3D|TSP_DUP_PK… in HAL_TSP_RemoveDupAVPkt()
1608 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVPkt()
1609 …_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~(TSP_DUP_PKT_SKIP_VD|TSP_DUP_PKT_SKIP_V3D|TSP_DUP_P… in HAL_TSP_RemoveDupAVPkt()
1619 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
1620 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
1624 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_RemoveDupAVFifoPkt()
1625 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~u32Flag[u32StreamId]); in HAL_TSP_RemoveDupAVFifoPkt()
1646 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0); in HAL_TSP_GetTSIF_Status()
1653 u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config2); in HAL_TSP_GetTSIF_Status()
1668 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].Idr_Read1); in HAL_TSP_Check_FIFO_Overflow()
1714 _HAL_REG32_W(&_TspCtrl[0].Cpu_Base, 0/*u32FwAddrPhys >> 3*/); // 16 bytes address unit in _HAL_TSP_FW_load()
1726 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl, u32DnldCtrl); in _HAL_TSP_FW_load()
1727 …_HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, (_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & ~(TSP_DNLD_ADDR_MAS… in _HAL_TSP_FW_load()
1728 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
1729 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
1730 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
1731 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START)); in _HAL_TSP_FW_load()
1732 while (!HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_DONE));//printf("."); in _HAL_TSP_FW_load()
1733 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
1734 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_DNLD_START| TSP_CTRL_DNLD_DONE)); in _HAL_TSP_FW_load()
1737 _HAL_REG32_W(&_TspCtrl[0].Qmem_Imask, _TSP_QMEM_I_MASK); in _HAL_TSP_FW_load()
1741 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, in _HAL_TSP_FW_load()
1742 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Ibase), _TSP_QMEM_I_ADDR_HIT)); in _HAL_TSP_FW_load()
1746 _HAL_REG32_W(&_TspCtrl[0].Qmem_Ibase, _TSP_QMEM_I_ADDR_MISS); in _HAL_TSP_FW_load()
1747 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in _HAL_TSP_FW_load()
1748 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_ICACHE_EN)); in _HAL_TSP_FW_load()
1751 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dmask, in _HAL_TSP_FW_load()
1752 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Dmask), _TSP_QMEM_D_MASK)); in _HAL_TSP_FW_load()
1753 _HAL_REG32_W(&_TspCtrl[0].Qmem_Dbase, in _HAL_TSP_FW_load()
1754 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Qmem_Dbase), _TSP_QMEM_D_ADDR_HIT)); in _HAL_TSP_FW_load()
1768 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
1769 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_FILE_CHECK_WP)); in HAL_TSP_filein_enable()
1781 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
1782 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
1791 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_filein_enable()
1792 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_filein_enable()
1802 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
1803 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in _HAL_TSP_tsif_select()
1807 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in _HAL_TSP_tsif_select()
1808 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in _HAL_TSP_tsif_select()
1831 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Disable()
1832 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Disable()
1833 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Disable()
1834 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Disable()
1835 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Disable()
1836 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Disable()
1844 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_VID_EN) == 0) in HAL_TSP_PS_Path_Enable()
1846 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1847 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN|TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
1848 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
1849 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
1851 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
1852 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
1853 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1854 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN)); in HAL_TSP_PS_Path_Enable()
1858 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD_EN) == 0) in HAL_TSP_PS_Path_Enable()
1860 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1861 … RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
1862 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
1863 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
1865 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
1866 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
1867 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1868 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD_EN)); in HAL_TSP_PS_Path_Enable()
1872 if((_HAL_REG32_R(&_TspCtrl[0].Hw_Config4) & TSP_HW_CFG4_PS_AUD2_EN) == 0) in HAL_TSP_PS_Path_Enable()
1874 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1875 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
1876 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
1877 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
1879 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
1880 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
1881 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1882 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_PS_AUD2_EN)); in HAL_TSP_PS_Path_Enable()
1886 if((_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2) & TSP_PS_VID3D_EN) == 0) in HAL_TSP_PS_Path_Enable()
1888 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1889 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN))); in HAL_TSP_PS_Path_Enable()
1891 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
1892 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
1893 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
1894 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
1898 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_PS_Path_Enable()
1899 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), (TSP_HW_CFG4_PS_VID_EN|TSP_HW_CFG4_PS_AUD_EN|TS… in HAL_TSP_PS_Path_Enable()
1900 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_PS_Path_Enable()
1901 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PS_VID3D_EN)); in HAL_TSP_PS_Path_Enable()
1902 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_PS_Path_Enable()
1903 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN)); in HAL_TSP_PS_Path_Enable()
1910 return (_HAL_REG32_R(&_TspCtrl[u32EngId].TSP_Ctrl)); in HAL_TSP_GetCtrlMode()
1917 …_HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | (TSP_DOUBLE_BUF_EN|TSP_BLK… in HAL_TSP_DoubleBuf_En()
1918 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~TSP_DOUBLE_BUF_SWITCH); in HAL_TSP_DoubleBuf_En()
1922 …_HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~(TSP_DOUBLE_BUF_EN|TSP_BL… in HAL_TSP_DoubleBuf_En()
1923 …_HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | (TSP_DOUBLE_BUF_SWITCH|TSP… in HAL_TSP_DoubleBuf_En()
1951 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_Flush_AV_FIFO()
1952 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Flag)); in HAL_TSP_Flush_AV_FIFO()
1956 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_Flush_AV_FIFO()
1957 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), u32Flag)); in HAL_TSP_Flush_AV_FIFO()
1982 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_TSP_Ind_Enable()
1983 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_TSP_Ind_Enable()
1988 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat) & TSP_HWINT_STATUS_MASK); in HAL_TSP_HW_INT_STATUS()
1994 _TspCtrl = (REG_Ctrl*)(_virtRegBase + REG_CTRL_BASE); in HAL_TSP_SetBank()
2001 _HAL_REG32_W(&_TspCtrl[u32EngId].TSP_Ctrl, 0); in HAL_TSP_Reset()
2011 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_HwPatch()
2012 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE… in HAL_TSP_HwPatch()
2018 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
2019 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_STANDBY)); in HAL_TSP_HwPatch()
2022 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_HwPatch()
2023 _HAL_REG32_R(&_TspCtrl[0].reg15b4)|TSP_NMATCH_DIS); in HAL_TSP_HwPatch()
2026 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_HwPatch()
2027 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xFFFF0000)); in HAL_TSP_HwPatch()
2028 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_HwPatch()
2029 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xBBBB0000)); in HAL_TSP_HwPatch()
2031 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_HwPatch()
2033 _HAL_REG32_R(&_TspCtrl[0].reg160C)| (TSP_RM_DMA_GLITCH|TSP_DOUBLE_BUF_DESC)); in HAL_TSP_HwPatch()
2035 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_RM_DMA_GLITCH)); in HAL_TSP_HwPatch()
2038 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_HwPatch()
2039 _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | in HAL_TSP_HwPatch()
2042 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_HwPatch()
2043 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PREVENT_OVF_META)); in HAL_TSP_HwPatch()
2045 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2046 …SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), (TSP_STR2MI_WP_LD|TSP_RM_OVERFLOW_GLITCH))); //i… in HAL_TSP_HwPatch()
2050 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_HwPatch()
2051 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_AVPID_ST_AV)); in HAL_TSP_HwPatch()
2054 _HAL_REG32_W(&_TspCtrl[0].HW2_Config3, in HAL_TSP_HwPatch()
2055 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].HW2_Config3), TSP_PUSI_3BYTE_MODE)); in HAL_TSP_HwPatch()
2058 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_HwPatch()
2059 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_HW_STANDBY_MODE)); in HAL_TSP_HwPatch()
2062 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_HwPatch()
2063 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_PVR_CMD_QUEUE_ENABLE)); in HAL_TSP_HwPatch()
2076 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_FORCE_FIRE_… in HAL_TSP_HwPatch()
2077 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_FORCEFIRE_… in HAL_TSP_HwPatch()
2083 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_DoubleBuf_Disable()
2085 … _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~(TSP_DOUBLE_BUF_EN|TSP_BLK_DISABLE|TSP_DOUBLE_BUF_SWITCH)); in HAL_TSP_DoubleBuf_Disable()
2087 …_HAL_REG32_R(&_TspCtrl[0].reg160C) & ~(TSP_DOUBLE_BUF_EN|TSP_BLK_DISABLE|TSP_DOUBLE_BUF_SWITCH|TSP… in HAL_TSP_DoubleBuf_Disable()
2118 …_HAL_REG32_W(&_TspCtrl[0].reg16C0, (_HAL_REG32_R(&_TspCtrl[0].reg16C0) & ~(TSP_ORZ_DMAW_LBND_LSB8)… in HAL_TSP_OrzWriteProtect_Enable()
2119 …_HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW, (_HAL_REG32_R(&_TspCtrl[0].ORZ_DMAW) & ~(TSP_ORZ_DMAW_LBND)) |… in HAL_TSP_OrzWriteProtect_Enable()
2120 …_HAL_REG32_W(&_TspCtrl[0].reg16C0, (_HAL_REG32_R(&_TspCtrl[0].reg16C0) & ~(TSP_ORZ_DMAW_UBND_LSB8)… in HAL_TSP_OrzWriteProtect_Enable()
2121 …_HAL_REG32_W(&_TspCtrl[0].ORZ_DMAW, (_HAL_REG32_R(&_TspCtrl[0].ORZ_DMAW) & ~(TSP_ORZ_DMAW_UBND)) |… in HAL_TSP_OrzWriteProtect_Enable()
2123 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) | TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
2127 … _HAL_REG32_W(&_TspCtrl[0].reg160C, _HAL_REG32_R(&_TspCtrl[0].reg160C) & ~TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OrzWriteProtect_Enable()
2167 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
2168 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
2172 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_STC_Update_Disable()
2173 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_cnt_33b_ld)); in HAL_TSP_STC_Update_Disable()
2183 … u32temp = (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & TSP_PCR1_L16_MASK) >> TSP_PCR1_L16_SHFT; in HAL_TSP_GetSTC()
2184 u32temp |= ((_HAL_REG32_R(&_TspCtrl[0].Pcr1) & 0xFFFF) << 16); in HAL_TSP_GetSTC()
2199 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) >> 16)& 0xFFFF; in HAL_TSP_GetSTC_32()
2200 u32temp |= (((_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & TSP_PCR64_H16_MASK) & 0xFFFF) << 16); in HAL_TSP_GetSTC_32()
2213 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) | TSP_SYST… in HAL_TSP_STC64_Mode_En()
2217 …_HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, _HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein) & ~TSP_SYS… in HAL_TSP_STC64_Mode_En()
2230 (_HAL_REG32_R(&_TspCtrl[0].TsRec_Tail2_Pcr1) & ~TSP_PCR1_L16_MASK); in HAL_TSP_SetSTC()
2231 _HAL_REG32_W(&_TspCtrl[0].TsRec_Tail2_Pcr1, u32temp); in HAL_TSP_SetSTC()
2234 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp); in HAL_TSP_SetSTC()
2236 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16) & TSP_PC… in HAL_TSP_SetSTC()
2237 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp); in HAL_TSP_SetSTC()
2251 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Offset); in HAL_TSP_SetSTCOffset()
2252 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_SET_STC_OFFSET | u32opt | u32EngId); in HAL_TSP_SetSTCOffset()
2254 while(_HAL_REG32_R(&_TspCtrl[0].MCU_Cmd) != 0); in HAL_TSP_SetSTCOffset()
2271 u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr1) & ~ 0xFFFF0000) | ((u32STC_32 & 0xFFFF) << 16);
2272 _HAL_REG32_W(&_TspCtrl[0].Pcr1, u32temp);
2273 …u32temp = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_PCR64_H16_MASK) | ((u32STC_32 >> 16) & TSP_PC…
2274 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32temp);
2285 _HAL_REG32_W(&_TspCtrl[0].Pcr.ML, u32STC); in HAL_TSP_CmdQ_SetSTC()
2290 _HAL_REG32L_W(&_TspCtrl[0].Pcr.H32, u32STC_32 & 0x01); in HAL_TSP_CmdQ_SetSTC_32()
2295 return (_HAL_REG32_R(&_TspCtrl[0].Pcr.ML)); in HAL_TSP_CmdQ_GetSTC()
2300 return (_HAL_REG32L_R(&_TspCtrl[0].Pcr.H32) & 0x01); in HAL_TSP_CmdQ_GetSTC_32()
2318 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Enable); in HAL_TSP_STC_UpdateCtrl()
2323 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, u32Cmd); in HAL_TSP_STC_UpdateCtrl()
2332 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_STC_UpdateCtrl()
2334 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_STC_UpdateCtrl()
2340 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_STC_UpdateCtrl()
2347 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
2348 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
2349 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_PCR_GET); in HAL_TSP_GetPcr()
2352 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_GetPcr()
2354 *pu32Pcr = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_GetPcr()
2355 *pu32Pcr_32 = _HAL_REG32_R(&_TspCtrl[0].MCU_Data1); in HAL_TSP_GetPcr()
2356 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_GetPcr()
2357 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_GetPcr()
2363 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_GetPcr()
2369 if (_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_EMPTY) in HAL_TSP_CmdQ_IsEmpty()
2378 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Disable()
2379 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8))); in HAL_TSP_Int_Disable()
2384 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_Enable()
2385 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)(u32Mask>>8))); in HAL_TSP_Int_Enable()
2392 _HAL_REG32_W(&_TspCtrl[0].SwInt_Stat, 0); in HAL_TSP_Int_ClearSw()
2396 _HAL_REG16_W(&_TspCtrl[0].SwInt_Stat1_M, 0); in HAL_TSP_Int_ClearSw()
2397 _HAL_REG32_W(&_TspCtrl[0].SwInt_Stat1_H, in HAL_TSP_Int_ClearSw()
2398 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].SwInt_Stat1_H), TSP_SWINT1_H_MASK)); in HAL_TSP_Int_ClearSw()
2404 _HAL_REG16_W(&_TspCtrl[0].HwInt_Stat, in HAL_TSP_Int_ClearHw()
2405 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].HwInt_Stat)|0xFF00, (MS_U16)u32Mask)); in HAL_TSP_Int_ClearHw()
2410 return (((_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_CMDQ_CNT_MASK)>>TSP_CMDQ_CNT_SHFT)); in HAL_TSP_CmdQ_CmdCount()
2415 _HAL_REG32_W(&_TspCtrl[0].TsDma_Ctrl_CmdQ, 0); in HAL_TSP_CmdQ_TsDma_Reset()
2421 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
2422 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
2423 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_TSP_CmdQ_Reset()
2424 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_CMDQ_RESET)); in HAL_TSP_CmdQ_Reset()
2433 if(_HAL_REG32_R(&_TspCtrl[0].TsDma_Ctrl_CmdQ) & TSP_TSDMA_RDONE) in HAL_TSP_CmdQ_Reset()
2456 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
2457 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
2461 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_TSP_WbDmaEnable()
2462 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_TSP_WbDmaEnable()
2480 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
2481 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_match_pid_scr_ts_ld)); in HAL_TSP_Scmb_Status()
2483 u32ScmbSts = HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsPidScmbStatTsin), u32PIDFltMask); in HAL_TSP_Scmb_Status()
2485 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
2486 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_match_pid_scr_ts_ld)); in HAL_TSP_Scmb_Status()
2490 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
2491 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_match_pid_scr_fi_ld)); in HAL_TSP_Scmb_Status()
2493 u32ScmbSts = HAS_FLAG(_HAL_REG32_R(&_TspCtrl[0].TsPidScmbStatFile), u32PIDFltMask); in HAL_TSP_Scmb_Status()
2495 _HAL_REG32_W(&_TspCtrl[0].reg15b4, in HAL_TSP_Scmb_Status()
2496 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg15b4), TSP_match_pid_scr_fi_ld)); in HAL_TSP_Scmb_Status()
2557 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
2558 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_ALIVE); in HAL_TSP_Alive()
2561 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Alive()
2563 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Alive()
2564 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Alive()
2570 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Alive()
2594 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
2595 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
2599 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_FileIn_Set()
2600 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_FILEIN192_EN)); in HAL_TSP_FileIn_Set()
2606 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
2607 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
2608 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_ResetTimeStamp()
2609 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_TIMESTAMP_RESET)); in HAL_TSP_ResetTimeStamp()
2616 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
2617 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
2618 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].LPcr1); in HAL_TSP_GetPVRTimeStamp()
2619 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPVRTimeStamp()
2620 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR1_RLD)); in HAL_TSP_GetPVRTimeStamp()
2627 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
2628 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
2629 _HAL_REG32_W(&_TspCtrl[0].LPcr1,u32Stamp); in HAL_TSP_SetPVRTimeStamp()
2630 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPVRTimeStamp()
2631 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR1_WLD)); in HAL_TSP_SetPVRTimeStamp()
2638 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_SetPVRTimeStampClk()
2639 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PVR1_CLK_STAMP_27_EN)); in HAL_TSP_SetPVRTimeStampClk()
2643 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_SetPVRTimeStampClk()
2644 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_PVR1_CLK_STAMP_27_EN)); in HAL_TSP_SetPVRTimeStampClk()
2653 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
2654 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
2655 u32lpcr = _HAL_REG32_R(&_TspCtrl[0].LPcr2); in HAL_TSP_GetPlayBackTimeStamp()
2656 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_GetPlayBackTimeStamp()
2657 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_RLD)); in HAL_TSP_GetPlayBackTimeStamp()
2664 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
2665 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
2666 _HAL_REG32_W(&_TspCtrl[0].LPcr2,u32Stamp); in HAL_TSP_SetPlayBackTimeStamp()
2667 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_SetPlayBackTimeStamp()
2668 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_LPCR2_WLD)); in HAL_TSP_SetPlayBackTimeStamp()
2675 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_SetPlayBackTimeStampClk()
2676 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
2680 _HAL_REG32_W(&_TspCtrl[0].Dnld_Ctrl2, in HAL_TSP_SetPlayBackTimeStampClk()
2681 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Dnld_Ctrl2), TSP_TSIF0_CLK_STAMP_27_EN)); in HAL_TSP_SetPlayBackTimeStampClk()
2688 return _HAL_REG32_R(&_TspCtrl[0].TimeStamp_FileIn); in HAL_TSP_GetFileInTimeStamp()
2693 …*pphyReadAddr = ((MS_PHY)_HAL_REG32_R(&_TspCtrl[0].TsFileIn_RPtr) << MIU_BUS) + _phyFIBufMiuOffset; in HAL_TSP_GetFilinReadAddr()
2700 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_SetDMABurstLen()
2701 … _HAL_REG32_R(&_TspCtrl[0].Hw_Config4) | ((u32Len<<TSP_HW_DMA_MODE_SHIFT)&TSP_HW_DMA_MODE_MASK)); in HAL_TSP_SetDMABurstLen()
2702 _HAL_REG32_W(&_TspCtrl[0].PktChkSizeFilein, in HAL_TSP_SetDMABurstLen()
2703 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].PktChkSizeFilein), TSP_SEC_DMA_BURST_EN)); in HAL_TSP_SetDMABurstLen()
2710 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_PVR_PacketMode()
2711 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_RECORD192_EN)); in HAL_TSP_PVR_PacketMode()
2715 _HAL_REG32_W(&_TspCtrl[0].reg160C, in HAL_TSP_PVR_PacketMode()
2716 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].reg160C), TSP_RECORD192_EN)); in HAL_TSP_PVR_PacketMode()
2725 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
2726 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
2727 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
2728 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
2729 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
2730 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
2732 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_ResetAll()
2733 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_ResetAll()
2734 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_ResetAll()
2735 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_ResetAll()
2736 _HAL_REG32_W(&_TspCtrl[0].TSP_Ctrl, in HAL_ResetAll()
2737 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].TSP_Ctrl), TSP_CTRL_SW_RST)); in HAL_ResetAll()
2886 _HAL_REG32_W(&_TspCtrl[0].PKT_CNT, TSP_DBG_SEL_MASK&(u32dbgsel<<TSP_DBG_SEL_SHIFT)); in HAL_TSP_GetDBGPortInfo()
2887 return (_HAL_REG32_R(&_TspCtrl[0].TSP_Debug)&TSP_DEBUG_MASK); in HAL_TSP_GetDBGPortInfo()
2892 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
2893 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_VALID_FALLING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
2894 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_Enable_ValidSync_Dectect()
2895 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_SYNC_RISING_DETECT)); in HAL_TSP_Enable_ValidSync_Dectect()
2900 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
2901 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
2902 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0, in HAL_Reset_WB()
2903 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET)); in HAL_Reset_WB()
2904 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
2905 SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
2906 _HAL_REG16_W(&_TspCtrl[0].TSP_Ctrl1, in HAL_Reset_WB()
2907 RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].TSP_Ctrl1), TSP_CTRL1_DMA_RST)); in HAL_Reset_WB()
2915 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
2916 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_VERSION_GET); in HAL_TSP_Get_FW_VER()
2919 if (0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_Get_FW_VER()
2921 u32Data = _HAL_REG32_R(&_TspCtrl[0].MCU_Data0); in HAL_TSP_Get_FW_VER()
2922 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_Get_FW_VER()
2928 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_Get_FW_VER()
2958 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, phyAddr); in HAL_TSP_SetFwDbgMem()
2959 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, u32Size); in HAL_TSP_SetFwDbgMem()
2960 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_MEM); in HAL_TSP_SetFwDbgMem()
2963 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgMem()
2965 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
2966 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
2972 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgMem()
2973 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgMem()
2974 _HAL_REG32_W(&_TspCtrl[0].MCU_Data1, 0); in HAL_TSP_SetFwDbgMem()
2983 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, u32Word); in HAL_TSP_SetFwDbgWord()
2984 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DBG_WORD); in HAL_TSP_SetFwDbgWord()
2987 if(0 == _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)) in HAL_TSP_SetFwDbgWord()
2989 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
2995 _HAL_REG32_W(&_TspCtrl[0].MCU_Data0, 0); in HAL_TSP_SetFwDbgWord()
2996 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, 0); in HAL_TSP_SetFwDbgWord()
3010 _HAL_REG32_W(&(_TspCtrl[0].VQ0_BASE), (MS_U32)((phyAddr-phyVqBufOffset) >> MIU_BUS)); in HAL_TSP_SetVQBuffer()
3011 …u32temp = (u32Size << TSP_VQ0_SIZE_192PK_SHIFT) | (_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL) & ~TSP_VQ0_… in HAL_TSP_SetVQBuffer()
3012 _HAL_REG32_W(&(_TspCtrl[0].VQ0_CTRL), u32temp); in HAL_TSP_SetVQBuffer()
3015 _HAL_REG32_W(&(_TspCtrl[0].VQ1_Base), (MS_U32)((phyAddr-phyVqBufOffset) >> MIU_BUS)); in HAL_TSP_SetVQBuffer()
3016 …u32temp = (u32Size << TSP_VQ1_SIZE_192BYTE_SHIFT) | (_HAL_REG32_R(&_TspCtrl[0].VQ1_Size) & ~TSP_VQ… in HAL_TSP_SetVQBuffer()
3017 _HAL_REG32_W(&(_TspCtrl[0].VQ1_Size), u32temp); in HAL_TSP_SetVQBuffer()
3025 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Enable()
3026 …_HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET… in HAL_TSP_VQueue_Enable()
3028 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RES… in HAL_TSP_VQueue_Enable()
3029 …_HAL_REG32_W(&_TspCtrl[0].VQ1_Config, RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_R… in HAL_TSP_VQueue_Enable()
3031 _HAL_REG32_W(&_TspCtrl[0].VQ0_STATUS, in HAL_TSP_VQueue_Enable()
3032 … SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_STATUS), (TSP_VQ0_EN|TSP_VQ_FILE_EN|TSP_VQ_PINGPONG_EN))); in HAL_TSP_VQueue_Enable()
3036 _HAL_REG32_W(&_TspCtrl[0].VQ0_STATUS, in HAL_TSP_VQueue_Enable()
3037 …RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_STATUS), (TSP_VQ0_EN|TSP_VQ_FILE_EN|TSP_VQ_PINGPONG_EN))… in HAL_TSP_VQueue_Enable()
3044 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3045 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3046 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_Reset()
3047 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_RESET)); in HAL_TSP_VQueue_Reset()
3049 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3050 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3051 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_Reset()
3052 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_RESET)); in HAL_TSP_VQueue_Reset()
3059 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_OverflowInt_En()
3060 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_OVERFLOW_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3061 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
3062 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3064 _HAL_REG16_W(&_TspCtrl[0].SwInt_Stat1_L, in HAL_TSP_VQueue_OverflowInt_En()
3065 … SET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L)|0xFF00 , TSP_HWINT2_VQ_OVERFLOW_STATUS >> 8)); in HAL_TSP_VQueue_OverflowInt_En()
3069 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, in HAL_TSP_VQueue_OverflowInt_En()
3070 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL), TSP_VQ0_OVERFLOW_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3071 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_VQueue_OverflowInt_En()
3072 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].VQ1_Config), TSP_VQ1_OVF_INT_EN)); in HAL_TSP_VQueue_OverflowInt_En()
3074 _HAL_REG16_W(&_TspCtrl[0].SwInt_Stat1_L, in HAL_TSP_VQueue_OverflowInt_En()
3075 … RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L) , TSP_HWINT2_VQ_OVERFLOW_STATUS >> 8)); in HAL_TSP_VQueue_OverflowInt_En()
3081 MS_U32 u32data = _HAL_REG32_R(&_TspCtrl[0].VQ0_CTRL); in HAL_TSP_VQueue_Clr_OverflowInt()
3083 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, u32data | TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQueue_Clr_OverflowInt()
3084 _HAL_REG32_W(&_TspCtrl[0].VQ0_CTRL, u32data & ~TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQueue_Clr_OverflowInt()
3086 u32data = _HAL_REG32_R(&_TspCtrl[0].VQ1_Config); in HAL_TSP_VQueue_Clr_OverflowInt()
3087 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, u32data | TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQueue_Clr_OverflowInt()
3088 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, u32data & ~TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQueue_Clr_OverflowInt()
3090 _HAL_REG16_W(&_TspCtrl[0].SwInt_Stat1_L, in HAL_TSP_VQueue_Clr_OverflowInt()
3091 … RESET_FLAG1(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L), TSP_HWINT2_VQ_OVERFLOW_STATUS)); in HAL_TSP_VQueue_Clr_OverflowInt()
3116 _HAL_REG32_W(&_TspCtrl[0].VQ0_STATUS, in HAL_TSP_Set_Req_VQ_RX_Threshold()
3117 (_HAL_REG32_R(&_TspCtrl[0].VQ0_STATUS) & ~TSP_REQ_VQ_RX_THRESHOLD_MASKE) | u32Value); in HAL_TSP_Set_Req_VQ_RX_Threshold()
3120 _HAL_REG32_W(&_TspCtrl[0].VQ1_Config, in HAL_TSP_Set_Req_VQ_RX_Threshold()
3121 (_HAL_REG32_R(&_TspCtrl[0].VQ1_Config) & ~TSP_VQ1_WR_THRESHOLD_MASK) | u32Value); in HAL_TSP_Set_Req_VQ_RX_Threshold()
3126 return (MS_U32)(_HAL_REG16_R(&_TspCtrl[0].SwInt_Stat1_L) & TSP_HWINT2_VQ_OVERFLOW_STATUS); in HAL_TSP_VQ_INT_STATUS()
3131 return (_HAL_REG32_R(&_TspCtrl[0].VQ0_STATUS) & TSP_VQ0_STATUS_MASK); in HAL_TSP_Get_VQStatus()
3148 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
3149 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
3153 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF0_Enable()
3154 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF0_ENABLE)); in HAL_TSP_TSIF0_Enable()
3162 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
3163 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
3167 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_TSIF1_Enable()
3168 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_CFG4_TSIF1_ENABLE)); in HAL_TSP_TSIF1_Enable()
3190 …u32value = u32lbnd + u32ubnd+ (_HAL_REG32_R(&_TspCtrl[0].reg16C4) & ~(TSP_DMAW_LBND_LSB8|TSP_DMAW_… in HAL_TSP_WriteProtect_Enable()
3191 _HAL_REG32_W(&_TspCtrl[0].reg16C4, u32value); in HAL_TSP_WriteProtect_Enable()
3195 _HAL_REG32_W(&_TspCtrl[0].TSP_DMAWP_BND, u32value); in HAL_TSP_WriteProtect_Enable()
3202 …u32value = u32lbnd + u32ubnd+ (_HAL_REG32_R(&_TspCtrl[0].reg16C8) & ~(TSP_DMAW1_LBND_LSB8|TSP_DMAW… in HAL_TSP_WriteProtect_Enable()
3203 _HAL_REG32_W(&_TspCtrl[0].reg16C8, u32value); in HAL_TSP_WriteProtect_Enable()
3207 _HAL_REG32_W(&_TspCtrl[0].DMAW1_1, u32value); in HAL_TSP_WriteProtect_Enable()
3214 …u32value = u32lbnd + u32ubnd+ (_HAL_REG32_R(&_TspCtrl[0].reg16CC) & ~(TSP_DMAW2_LBND_LSB8|TSP_DMAW… in HAL_TSP_WriteProtect_Enable()
3215 _HAL_REG32_W(&_TspCtrl[0].reg16CC, u32value); in HAL_TSP_WriteProtect_Enable()
3219 _HAL_REG32_W(&_TspCtrl[0].DMAW2_1, u32value); in HAL_TSP_WriteProtect_Enable()
3226 …_HAL_REG32_W(&_TspCtrl[0].DMAW3_LBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW3_LBND) & ~TSP_DMAW3_LBND_MAS… in HAL_TSP_WriteProtect_Enable()
3227 …_HAL_REG32_W(&_TspCtrl[0].DMAW3_UBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW3_UBND) & ~TSP_DMAW3_UBND_MAS… in HAL_TSP_WriteProtect_Enable()
3234 …_HAL_REG32_W(&_TspCtrl[0].DMAW4_LBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW4_LBND) & ~TSP_DMAW4_LBND_MAS… in HAL_TSP_WriteProtect_Enable()
3235 …_HAL_REG32_W(&_TspCtrl[0].DMAW4_UBND, (_HAL_REG32_R(&_TspCtrl[0].DMAW4_UBND) & ~TSP_DMAW4_UBND_MAS… in HAL_TSP_WriteProtect_Enable()
3237 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, _HAL_REG32_R(&_TspCtrl[0].reg15b4) | TSP_DMAW_PROTECT_EN); in HAL_TSP_WriteProtect_Enable()
3241 … _HAL_REG32_W(&_TspCtrl[0].reg15b4, _HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_DMAW_PROTECT_EN); in HAL_TSP_WriteProtect_Enable()
3247 …_HAL_REG32_W(&_TspCtrl[0].MOBF_PVR_KEY, (_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MOBF_PVR_KEY0_M… in HAL_TSP_MOBF_Set_PVRKey()
3248 …_HAL_REG32_W(&_TspCtrl[0].MOBF_PVR_KEY, (_HAL_REG32_R(&_TspCtrl[0].reg15b4) & ~TSP_MOBF_PVR_KEY1_M… in HAL_TSP_MOBF_Set_PVRKey()
3256 u32Data = (_HAL_REG32_R(&_TspCtrl[0].Pcr64_H) & ~TSP_MOBF_FILE_KEY0_L_MASK) | in HAL_TSP_MOBF_Set_FileinKey()
3258 _HAL_REG32_W(&_TspCtrl[0].Pcr64_H, u32Data); in HAL_TSP_MOBF_Set_FileinKey()
3276 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_AU_BD_Mode_Enable()
3277 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_BD_AUDIO_EN)); in HAL_TSP_AU_BD_Mode_Enable()
3281 _HAL_REG32_W(&_TspCtrl[0].Hw_Config4, in HAL_TSP_AU_BD_Mode_Enable()
3282 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config4), TSP_HW_BD_AUDIO_EN)); in HAL_TSP_AU_BD_Mode_Enable()
3301 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_SCMSTS_GET | (MS_U32)(u8FltId & 0xFF)); in HAL_TSP_Get_PesScmb_Sts()
3302 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_PesScmb_Sts()
3303 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_PesScmb_Sts()
3308 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_SCMSTS_GET | (MS_U32)(u8FltId & 0xFF)); in HAL_TSP_Get_TsScmb_Sts()
3309 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_TsScmb_Sts()
3310 return (MS_U8)(_HAL_REG32_R(&_TspCtrl[0].MCU_Data0) >> 8); in HAL_TSP_Get_TsScmb_Sts()
3380 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DisContiCnt()
3381 …(_HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) & ~TSP_CLR_SRC_MASK) | (TSP_CLR_SRC_PIDFLT_0<<TSP_CLR_… in HAL_TSP_Get_DisContiCnt()
3385 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DisContiCnt()
3386 …(_HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) & ~TSP_CLR_SRC_MASK) | (TSP_CLR_SRC_PIDFLT_FILE<<TSP_C… in HAL_TSP_Get_DisContiCnt()
3389 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DisContiCnt()
3390 …_HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) | (TSP_DISCONTI_VD_CLR | TSP_DISCONTI_V3D_CLR | TSP_DIS… in HAL_TSP_Get_DisContiCnt()
3391 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DisContiCnt()
3392 …_HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) & ~(TSP_DISCONTI_VD_CLR | TSP_DISCONTI_V3D_CLR | TSP_DI… in HAL_TSP_Get_DisContiCnt()
3409 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DropPktCnt()
3410 …(_HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) & ~TSP_CLR_SRC_MASK) | (TSP_CLR_SRC_PIDFLT_0<<TSP_CLR_… in HAL_TSP_Get_DropPktCnt()
3414 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DropPktCnt()
3415 …(_HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) & ~TSP_CLR_SRC_MASK) | (TSP_CLR_SRC_PIDFLT_FILE<<TSP_C… in HAL_TSP_Get_DropPktCnt()
3418 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DropPktCnt()
3419 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) | (TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_Get_DropPktCnt()
3420 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl1), in HAL_TSP_Get_DropPktCnt()
3421 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl1)) & ~(TSP_DUP_PKT_CNT_CLR)); in HAL_TSP_Get_DropPktCnt()
3434 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl), in HAL_TSP_Get_LockPktCnt()
3435 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl)) | (TSP_CLR_LOCKED_PKT_CNT)); in HAL_TSP_Get_LockPktCnt()
3436 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl), in HAL_TSP_Get_LockPktCnt()
3437 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl)) & ~(TSP_CLR_LOCKED_PKT_CNT)); in HAL_TSP_Get_LockPktCnt()
3441 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl), in HAL_TSP_Get_LockPktCnt()
3442 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl)) & ~(TSP_DIS_LOCKED_PKT_CNT)); in HAL_TSP_Get_LockPktCnt()
3446 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl), in HAL_TSP_Get_LockPktCnt()
3447 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl)) | (TSP_DIS_LOCKED_PKT_CNT)); in HAL_TSP_Get_LockPktCnt()
3469 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl), in HAL_TSP_GetAVPktCnt()
3470 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl)) | (TSP_CLR_AV_PKT_CNT)); in HAL_TSP_GetAVPktCnt()
3471 _HAL_REG32_W(&(_TspCtrl[0].DbgInfo_Ctrl), in HAL_TSP_GetAVPktCnt()
3472 _HAL_REG32_R(&(_TspCtrl[0].DbgInfo_Ctrl)) & ~(TSP_CLR_AV_PKT_CNT)); in HAL_TSP_GetAVPktCnt()
3489 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | u32PktSrc); in HAL_TSP_Get_SecTEI_PktCount()
3490 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecTEI_PktCount()
3491 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecTEI_PktCount()
3496 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_TEI_COUNT_GET | TSP_MCU_CMD_TEI_COUNT_OPTION_RESET … in HAL_TSP_Reset_SecTEI_PktCount()
3497 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecTEI_PktCount()
3503 _HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | u32FltId); in HAL_TSP_Get_SecDisCont_PktCount()
3504 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Get_SecDisCont_PktCount()
3505 return (_HAL_REG32_R(&_TspCtrl[0].MCU_Data0)); in HAL_TSP_Get_SecDisCont_PktCount()
3510 …_HAL_REG32_W(&_TspCtrl[0].MCU_Cmd, TSP_MCU_CMD_DISCONT_COUNT_GET | TSP_MCU_CMD_DISCONT_COUNT_OPTIO… in HAL_TSP_Reset_SecDisCont_PktCount()
3511 while (0 != _HAL_REG32_R(&_TspCtrl[0].MCU_Cmd)); in HAL_TSP_Reset_SecDisCont_PktCount()