1384         pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_ExtSync()
1416         pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_Parl()
1646             u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0);  in HAL_TSP_GetTSIF_Status()
1835     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Disable()
1836             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Disable()
1851                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1852                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1865                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1866                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1879                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1880                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1891                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1892                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1902             _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1903                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
2026     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
2027             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xFFFF0000));  in HAL_TSP_HwPatch()
2028     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
2029             SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xBBBB0000));  in HAL_TSP_HwPatch()
2456         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
2457                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
2461         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
2462                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
2727     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
2728         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
2734     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
2735         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
2900     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
2901         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()
2902     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
2903         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()