Lines Matching refs:REG32
282 } REG32; typedef
296 typedef REG32 REG_PidFlt;
340 REG32 Ctrl;
372 REG32 Match[TSP_FILTER_DEPTH/sizeof(MS_U32)];
374 REG32 Mask[TSP_FILTER_DEPTH/sizeof(MS_U32)];
376 REG32 BufStart;
379 REG32 BufEnd;
381 REG32 BufRead;
383 REG32 BufWrite;
385 REG32 BufCur;
387 REG32 RmnReqCnt;
395 REG32 CRC32;
397 REG32 _x50[16]; // (0x210080-0x210050)/4
403 REG32 ML;
423 REG32 TsRec_Head20; // 0xbf802a00 0x00
427 …REG32 TsRec_Head21_Mid20_Wptr; // 0xbf802a08 0x02 ,wptr & m…
433 REG32 TsRec_Mid21_Tail20; // 0xbf802a10 0x04
439 REG32 TsRec_Tail2_Pcr1; // 0xbf802a18 0x06
445 REG32 Pcr1; // 0xbf802a20 0x08
449 REG32 Pcr64_H; // 0xbf802a28 0x0a
458 REG32 PVR2_Config; // 0xbf802a38 0x0e
490 REG32 PVR2_LPCR1; // 0xbf802a40 0x10
493 REG32 Str2mi_head1_pvr2; // 0xbf802a48 0x12
494 REG32 Str2mi_mid1_wptr_pvr2; // 0xbf802a50 0x14
495 REG32 Str2mi_tail1_pvr2; // 0xbf802a58 0x16
496 REG32 Str2mi_head2_pvr2; // 0xbf802a60 0x18
497 …REG32 Str2mi_mid2_pvr2; // 0xbf802a68 0x1a, PVR2 mid…
498 REG32 Str2mi_tail2_pvr2; // 0xbf802a70 0x1c
499 REG32 _xbf802a70; // 0xbf802a78 0x1e
500 REG32 Pkt_CacheW0; // 0xbf802a80 0x20
502 REG32 Pkt_CacheW1; // 0xbf802a88 0x22
504 REG32 Pkt_CacheW2; // 0xbf802a90 0x24
506 REG32 Pkt_CacheW3; // 0xbf802a98 0x26
510 REG32 Pkt_DMA; // 0xbf802aa8 0x2a
519 REG32 Hw_Config0; // 0xbf802ab0 0x2c
536 REG32 TSP_DBG_PORT; // 0xbf802ab8 0x2e
546 REG32 Pkt_Info; // 0xbf802ad0 0x34
562 REG32 Pkt_Info2; // 0xbf802ad8 0x36
580 REG32 SwInt_Stat; // 0xbf802ae0 0x38
603 REG32 TsDma_Addr; // 0xbf802ae8 0x3a
605 REG32 TsDma_Size; // 0xbf802af0 0x3c
607 REG32 TsDma_Ctrl_CmdQ; // 0xbf802af8 0x3e
628 REG32 MCU_Cmd; // 0xbf802b00 0x40
671 REG32 Hw_Config2; // 0xbf802b08 0x42
685 REG32 Hw_Config4; // 0xbf802b10 0x44
715 REG32 NOEA_PC; // 0xbf802b18 0x46
717 REG32 Idr_Ctrl_Addr0; // 0xbf802b20 0x48
731 REG32 Idr_Addr1_Write0; // 0xbf802b28 0x4a
737 REG32 Idr_Write1_Read0; // 0xbf802b30 0x4c
743 REG32 Idr_Read1; // 0xbf802b38 0x4e
755 REG32 TsRec_Head; // 0xbf802b40 0x50
756 …REG32 TsRec_Mid_PVR1_WPTR; // 0xbf802b48 0x52, PVR1 mid…
757 REG32 TsRec_Tail; // 0xbf802b50 0x54
761 …REG32 _xbf802b58; // 0xbf802b60 ~ 0xbf802b64 0…
763 REG32 reg15b4; // 0xbf802b68 0x5a
794 REG32 TSP_MATCH_PID_NUM; // 0xbf802b70 0x5c
796 …REG32 TSP_IWB_WAIT; // 0xbf802b78 0x5e // Wait …
798 REG32 Cpu_Base; // 0xbf802b80 0x60
801 REG32 Qmem_Ibase; // 0xbf802b88 0x62
803 REG32 Qmem_Imask; // 0xbf802b90 0x64
805 REG32 Qmem_Dbase; // 0xbf802b98 0x66
807 REG32 Qmem_Dmask; // 0xbf802ba0 0x68
809 REG32 TSP_Debug; // 0xbf802ba8 0x6a
812 REG32 _xbf802bb0; // 0xbf802bb0 0x6c
814 REG32 TsFileIn_RPtr; // 0xbf802bb8 0x6e
816 REG32 TsFileIn_Timer; // 0xbf802bc0 0x70
818 REG32 TsFileIn_Head; // 0xbf802bc8 0x72
820 REG32 TsFileIn_Mid; // 0xbf802bd0 0x74
822 REG32 TsFileIn_Tail; // 0xbf802bd8 0x76
824 REG32 Dnld_Ctrl; // 0xbf802be0 0x78
831 REG32 TSP_Ctrl; // 0xbf802be8 0x7a
851 REG32 PKT_CNT; // 0xbf802bf0 0x7c
887 REG32 MCU_Data0; // 0xbf802c00 0x00
890 REG32 PVR1_LPcr1; // 0xbf802c08 0x02
892 REG32 LPcr2; // 0xbf802c10 0x04
894 REG32 reg160C; // 0xbf802c18 0x06
920 REG32 PktChkSizeFilein; // 0xbf802c20 0x08
935 REG32 Dnld_Ctrl2; // 0xbf802c28 0x0a
946 REG32 TsPidScmbStatTsin; // 0xbf802c30 0x0c
948 REG32 _xbf802c38; // 0xbf802c38 0x0e
950 REG32 PCR64_2_L; // 0xbf802c40 0x10
952 REG32 PCR64_2_H; // 0xbf802c48 0x12
955 REG32 DMAW_LBND0; // 0xbf802c50 0x14
957 REG32 DMAW_UBND0; // 0xbf802c58 0x16
959 REG32 DMAW_LBND1; // 0xbf802c60 0x18
961 REG32 DMAW_UBND1; // 0xbf802c68 0x1A
963 REG32 DMAW_ERR_WADDR_SRC_SEL; // 0x1C ~ 0x1D
979 REG32 reg163C; // 0xbf802c78 0x1e
1000 REG32 VQ0_BASE; // 0xbf802c80 0x20
1001 REG32 VQ0_CTRL; // 0xbf802c88 0x22
1014 REG32 VQ_PIDFLT_CTRL; // 0xbf802c90 0x24
1032 REG32 MOBF_PVR1_Index; // 0xbf3a2c98 0x26
1038 REG32 MOBF_PVR2_Index; // 0xbf3a2cA0 0x28
1044 REG32 DMAW_LBND2; // 0xbf802ca8 0x2a
1046 REG32 DMAW_UBND2; // 0xbf802cb0 0x2c
1048 …REG32 DMAW_LBND3; // 0xbf802cb8 0x2e …
1050 …REG32 DMAW_UBND3; // 0xbf802cc0 0x30 …
1052 REG32 DMAW_LBND4; // 0xbf802cc8 0x32
1054 REG32 DMAW_UBND4; // 0xbf802cd0 0x34
1056 REG32 ORZ_DMAW_LBND; // 0xbf802cd8 0x36
1058 REG32 ORZ_DMAW_UBND; // 0xbf802ce0 0x38
1060 …REG32 _xbf802ce8_xbf802cec; // 0xbf802ce8_0xbf802cec 0x3a…
1062 REG32 HWPCR0_L; // 0xbf802cf0 0x3c
1063 REG32 HWPCR0_H; // 0xbf802cf8 0x3e
1065 REG32 CA_CTRL; // 0xbf802d00 0x40
1090 REG32 REG_ONEWAY; // 0xbf802d08 0x42
1095 REG32 HWPCR1_L; // 0xbf802d10 0x44
1096 REG32 HWPCR1_H; // 0xbf802d18 0x46
1098 REG32 LPCR_CB; // 0xbf802d20 0x48
1100 …REG32 CHBW_BUF_HEAD; // 0xbf802d28 0x4a, channel …
1102 …REG32 CHBW_BUF_MID_Wptr; // 0xbf802d30 0x4C, channel …
1104 …REG32 CHBW_BUF_TAIL; // 0xbf802d38 0x4E, channel …
1106 REG32 FIFO_Src; // 0xbf802d40 0x50
1132 REG32 STC_DIFF_BUF; // 0xbf802d48 0x52
1134 REG32 STC_DIFF_BUF_H; // 0xbf802d50 0x54
1138 REG32 VQ1_Base; // 0xbf802d58 0x56
1140 REG32 Hw_Config5; // 0xbf802d60 0x58
1142 REG32 CH_BW_CTRL; // 0xbf802d68 0x5a
1145 REG32 VQ1_Config; // 0xbf802d70 0x5C
1158 REG32 VQ2_Base; // 0xbf802d78 0x5E
1160 REG32 Pkt_Info3; // 0xbf802d80 0x60
1166 REG32 Bist_Fail; // 0xbf802d88 0x62
1175 REG32 VQ2_Config; // 0xbf802d90 0x64
1188 REG32 VQ_STATUS; // 0xbf802d98 0x66
1212 …REG32 DM2MI_WAddr_Err; // 0xbf802da0 0x68 , DM2MI_…
1214 …REG32 ORZ_DMAW_WAddr_Err; // 0xbf802da8 0x6a , ORZ_WA…
1236 REG32 SwInt_Stat1_H; // 0xbf802dB8 0x6e
1240 REG32 TimeStamp_FileIn; // 0xbf802dC0 0x70
1242 REG32 HW2_Config3; // 0xbf802dC0 0x72
1268 REG32 VQ3_BASE; // 0xbf802dC0 0x74
1270 REG32 VQ3_Config; // 0xbf802dC0 0x76
1272 REG32 VQ_RX_Status; // 0xbf802dC0 0x78
1282 REG32 _xbf802dC0; // 0xbf802dC0 0x7a
1284 REG32 MCU_Data1; // 0xbf802dC0 0x7c
1295 …REG32 Qmem_Dbg_RD ; // 0xbf803ac8~0xbf803acc 0x72…
1328 REG32 _reserved_TSP3_16_19[2]; // 0x16~17, 0x18~19
1330 REG32 PIDFLR_PCR[1]; // 0x1a-0x1b
1336 REG32 _reserved_TSP3_1c_1f[2]; // 0x1c~0x1f