1382         pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_ExtSync()
1413         pReg = &(_TspCtrl[0].Hw_Config0);  in HAL_TSP_SelPad_Parl()
1657             u32data = _HAL_REG32_R(&_TspCtrl[0].Hw_Config0);  in HAL_TSP_GetTSIF_Status()
1831     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Disable()
1832             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Disable()
1847                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1848                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1861                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1862                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1873                 _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1874                     SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
1884             _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_PS_Path_Enable()
1885                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_DATA_PORT_EN));  in HAL_TSP_PS_Path_Enable()
2003     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
2004             RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xFFFF0000));  in HAL_TSP_HwPatch()
2005     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_HwPatch()
2006             SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), 0xBBBB0000));  in HAL_TSP_HwPatch()
2441         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
2442                 RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
2446         _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_TSP_WbDmaEnable()
2447                 SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_TSP_WbDmaEnable()
2712     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
2713         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
2719     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_ResetAll()
2720         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_ResetAll()
2889     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
2890         SET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()
2891     _HAL_REG32_W(&_TspCtrl[0].Hw_Config0,  in HAL_Reset_WB()
2892         RESET_FLAG1(_HAL_REG32_R(&_TspCtrl[0].Hw_Config0), TSP_HW_CFG0_WB_DMA_RESET));  in HAL_Reset_WB()