Lines Matching refs:REG32

9 } REG32;  typedef
378 REG32 Str2mi_head2pvr1; // 0xbf802a04 0x01
381REG32 Str2mi_mid2pvr1; // 0xbf802a0c 0x03 ,wpt…
384 REG32 Str2mi_tail2pvr1; // 0xbf802a14 0x05
387 REG32 Pcr_L; // 0xbf802a1c 0x07
390 REG32 Pcr_H; // 0xbf802a24 0x09
396 REG32 _xbf202a2c; // 0xbf802a30 0x0c
398 REG32 PVR2_Config; // 0xbf802a38 0x0e
431 REG32 PVR2_LPCR1; // 0xbf802a40 0x10
434 REG32 Str2mi_head1_pvr2; // 0xbf802a48 0x12
435 REG32 Str2mi_mid1_wptr_pvr2; // 0xbf802a50 0x14
436 REG32 Str2mi_tail1_pvr2; // 0xbf802a58 0x16
437 REG32 Str2mi_head2_pvr2; // 0xbf802a60 0x18
438REG32 Str2mi_mid2_pvr2; // 0xbf802a68 0x1a, PVR2…
439 REG32 Str2mi_tail2_pvr2; // 0xbf802a70 0x1c
440 REG32 Hw_SyncByte2; // 0xbf802a78 0x1e
448 REG32 Pkt_CacheW0; // 0xbf802a80 0x20
450 REG32 Pkt_CacheW1; // 0xbf802a88 0x22
452 REG32 Pkt_CacheW2; // 0xbf802a90 0x24
454 REG32 Pkt_CacheW3; // 0xbf802a98 0x26
456 REG32 Pkt_CacheIdx; // 0xbf802aa0 0x28
458 REG32 Pkt_DMA; // 0xbf802aa8 0x2a
490 REG32 Pcr_L_CmdQ; // 0xbf802ac0 0x30
546 REG32 SwInt_Stat; // 0xbf802ae0 0x38
570 REG32 TsDma_Addr; // 0xbf802ae8 0x3a
572 REG32 TsDma_Size; // 0xbf802af0 0x3c
589 REG32 MCU_Cmd; // 0xbf802b00 0x40
650 REG32 NOEA_PC; // 0xbf802b18 0x46
664 REG32 Idr_Addr; // 0xbf802b24 0x49
665 REG32 Idr_Write; // 0xbf802b2c 0x4b
666 REG32 Idr_Read; // 0xbf802b34 0x4d
678 REG32 TsRec_Head; // 0xbf802b40 0x50
679REG32 TsRec_Mid_PVR1_WPTR; // 0xbf802b48 0x52, PVR1 mid…
680 REG32 TsRec_Tail; // 0xbf802b50 0x54
681REG32 _xbf802b58[2]; // 0xbf802b58 ~ 0xbf802b60 0…
719 REG32 TSP_MATCH_PID_NUM; // 0xbf802b70 0x5c
721REG32 TSP_IWB_WAIT; // 0xbf802b78 0x5e // Wait …
723 REG32 Cpu_Base; // 0xbf802b80 0x60
726 REG32 Qmem_Ibase; // 0xbf802b88 0x62
728 REG32 Qmem_Imask; // 0xbf802b90 0x64
730 REG32 Qmem_Dbase; // 0xbf802b98 0x66
732 REG32 Qmem_Dmask; // 0xbf802ba0 0x68
734 REG32 TSP_Debug; // 0xbf802ba8 0x6a
737 REG32 _xbf802bb0; // 0xbf802bb0 0x6c
739 REG32 TsFileIn_RPtr; // 0xbf802bb8 0x6e
741 REG32 TsFileIn_Timer; // 0xbf802bc0 0x70
743 REG32 TsFileIn_Head; // 0xbf802bc8 0x72
745 REG32 TsFileIn_Mid; // 0xbf802bd0 0x74
747 REG32 TsFileIn_Tail; // 0xbf802bd8 0x76
849 REG32 MCU_Data0; // 0xbf802c00 0x00
852 REG32 PVR1_LPcr1; // 0xbf802c08 0x02
854 REG32 LPcr2; // 0xbf802c10 0x04
910 REG32 TsPidScmbStatTsin; // 0xbf802c30 0x0c
912 REG32 TsPidScmbStatFile; // 0xbf802c38 0x0e
914 REG32 PCR64_2_L; // 0xbf802c40 0x10
916 REG32 PCR64_2_H; // 0xbf802c48 0x12
919REG32 DMAW_LBND0; // 0xbf802c50 0x14 //sec1…
921 REG32 DMAW_UBND0; // 0xbf802c58 0x16
923REG32 DMAW_LBND1; // 0xbf802c60 0x18 //sec2…
925 REG32 DMAW_UBND1; // 0xbf802c68 0x1A
927 REG32 HW2_CFG6; // 0xbf802c68 0x1C
929 REG32 HW2_CFG5; // 0xbf802c68 0x1E
931 REG32 VQ0_BASE; // 0xbf802c80 0x20
973REG32 DMAW_LBND2; // 0xbf802ca8 0x2a //PVR …
976 REG32 DMAW_UBND2; // 0xbf802cb0 0x2c
978REG32 DMAW_LBND3; // 0xbf802cb8 0x2e //PVR …
980 REG32 DMAW_UBND3; // 0xbf802cc0 0x30
982REG32 DMAW_LBND4; // 0xbf802cc8 0x32 //PVR …
984 REG32 DMAW_UBND4; // 0xbf802cd0 0x34
986REG32 ORZ_DMAW_LBND; // 0xbf802cd8 0x36 //CPU …
988 REG32 ORZ_DMAW_UBND; // 0xbf802ce0 0x38
1000 REG32 HWPCR0_L; // 0xbf802cf0 0x3c
1001 REG32 HWPCR0_H; // 0xbf802cf8 0x3e
1003 REG32 CA_CTRL; // 0xbf802d00 0x40
1034 REG32 HWPCR1_L; // 0xbf802d10 0x44
1035 REG32 HWPCR1_H; // 0xbf802d18 0x46
1039REG32 IND32_ADDR; // 0xbf802d24 0x49, Indirect…
1041REG32 IND32_WDATA; // 0xbf802d2C 0x4B, Indirect…
1043REG32 IND32_RDATA; // 0xbf802d34 0x4D, IND32_WD…
1077 REG32 STC_DIFF_BUF; // 0xbf802d48 0x52
1079 REG32 STC_DIFF_BUF_H; // 0xbf802d50 0x54
1083 REG32 VQ1_Base; // 0xbf802d58 0x56
1085 REG32 _xbf202d60_6C[2]; // 0xbf802d60 0x58~0x5B
1102 REG32 VQ2_Base; // 0xbf802d78 0x5E
1104 REG32 TS_WatchDog_Cnt; // 0xbf802d80 0x60
1108 REG32 Bist_Fail; // 0xbf802d88 0x62
1132 REG32 VQ_STATUS; // 0xbf802d98 0x66
1151REG32 DM2MI_WAddr_Err; // 0xbf802da0 0x68 , DM2MI_…
1153REG32 ORZ_DMAW_WAddr_Err; // 0xbf802da8 0x6a , ORZ_WA…
1187 REG32 SwInt_Stat1_H; // 0xbf802dB4 0x6d
1191 REG32 TimeStamp_FileIn; // 0xbf802dC0 0x70
1220 REG32 VQ3_Base; //0x74~75
1237 REG32 VQ_RX_Status; // 0xbf802de0 0x78
1247 REG32 _xbf802de8; // 0xbf802dC0 0x7a
1249 REG32 MCU_Data1; // 0xbf802dC0 0x7c
1476 REG32 CFG_17_18;
1478 REG32 CFG_19_1A;
1480 REG32 CFG_1B_1C;
1482 REG32 CFG_1D_1E;
1484 REG32 CFG_1F_20;
1486 REG32 CFG_21_22;
1507 REG32 CFG_24_25;
1509 REG32 CFG_26_27;
1511 REG32 CFG_28_29;
1513 REG32 CFG_2A_2B;
1515 REG32 CFG_2C_2D;
1517 REG32 CFG_2E_2F;
1520 REG32 CFG_30_31;
1522 REG32 CFG_32_33;
1529 REG32 CFG_35_36;
1531 REG32 CFG_37_38;
1538 REG32 CFG_3A_3B;
1540 REG32 CFG_3C_3D;
1568 REG32 CFG_42_43;
1570 REG32 CFG_44_45;
1572 REG32 CFG_46_47;
1578 REG32 CFG_50_51;
1580 REG32 CFG_52_53;
1582 REG32 CFG_54_55;
1584 REG32 CFG_56_57;
1586 REG32 CFG_58_59;
1588 REG32 CFG_5A_5B;
1590 REG32 CFG_5C_5D;
1592 REG32 CFG_5E_5F;
1594 REG32 CFG_60_61;
1596 REG32 CFG_62_63;
1598REG32 CFG_64_65; // Reser…
1600 REG32 CFG_66_67;
1602 REG32 CFG_68_69;
1604 REG32 CFG_6A_6B;
1606 REG32 CFG_6C_6D;
1608 REG32 CFG_6E_6F;
1707REG32 CFG3_12_13; //…
1708REG32 CFG3_14_15; //…
1928REG32 CFG3_44_45; //pause time0 for PVR1…
1929REG32 CFG3_46_47; //pause time1 for PVR2…
1930REG32 CFG3_48_49; //pause time2 for PVR3…
1931REG32 CFG3_4A_4B; //pause time3 for PVR4…
1933 REG32 CFG3_50_51;
2274REG32 CFG6_30_31; // filein0 lower DMA r…
2275REG32 CFG6_32_33; // filein0 upper DMA r…
2276REG32 CFG6_34_35; // filein1 lower DMA r…
2277REG32 CFG6_36_37; // filein1 upper DMA r…
2278REG32 CFG6_38_39; // filein2 lower DMA r…
2279REG32 CFG6_3A_3B; // filein2 upper DMA r…
2280REG32 CFG6_3C_3D; // filein3 lower DMA r…
2281REG32 CFG6_3E_3F; // filein3 upper DMA r…
2284REG32 CFG6_48_49; // mmfi0 lower DMA rea…
2285REG32 CFG6_4A_4B; // mmfi0 upper DMA rea…
2286REG32 CFG6_4C_4D; // mmfi1 lower DMA rea…
2287REG32 CFG6_4E_4F; // mmfi1 upper DMA rea…
2289REG32 CFG6_50_51; // initial packet time…
2290REG32 CFG6_52_53; // initial packet time…
2291REG32 CFG6_54_55; // initial packet time…
2292REG32 CFG6_56_57; // initial packet time…
2294REG32 CFG6_5C_5D; // initial packet time…
2295REG32 CFG6_5E_5F; // initial packet time…