Lines Matching refs:_RegCtrl8_1
57 static REG_Ctrl8_1* _RegCtrl8_1 = NULL; // TSP10 variable
214 … _RegCtrl8_1 = (REG_Ctrl8_1*)(u32BankAddr + 0xE1B00UL); // TSP10 0x170D , offset(16-bits): 0x40 in HAL_TSP_SetBank()
3661 REG16_SET(&_RegCtrl8_1->CFG8_44, CFG8_44_PIDFLT_PCR2_EN); in HAL_TSP_PcrFlt_Enable()
3665 REG16_CLR(&_RegCtrl8_1->CFG8_44, CFG8_44_PIDFLT_PCR2_EN); in HAL_TSP_PcrFlt_Enable()
3671 REG16_SET(&_RegCtrl8_1->CFG8_45, CFG8_45_PIDFLT_PCR3_EN); in HAL_TSP_PcrFlt_Enable()
3675 REG16_CLR(&_RegCtrl8_1->CFG8_45, CFG8_45_PIDFLT_PCR3_EN); in HAL_TSP_PcrFlt_Enable()
3694 REG16_MSK_W(&_RegCtrl8_1->CFG8_44, CFG8_44_PIDFLT_PCR2_PID_MASK, u32Pid); in HAL_TSP_PcrFlt_SetPid()
3697 REG16_MSK_W(&_RegCtrl8_1->CFG8_45, CFG8_45_PIDFLT_PCR3_PID_MASK, u32Pid); in HAL_TSP_PcrFlt_SetPid()
3714 return (REG16_R(&_RegCtrl8_1->CFG8_44) & CFG8_44_PIDFLT_PCR2_PID_MASK); in HAL_TSP_PcrFlt_GetPid()
3716 return (REG16_R(&_RegCtrl8_1->CFG8_45) & CFG8_45_PIDFLT_PCR3_PID_MASK); in HAL_TSP_PcrFlt_GetPid()
3737 … REG16_MSK_W(&_RegCtrl8_1->CFG8_42, CFG8_42_PCR2_SRC_MASK, src << CFG8_42_PCR2_SRC_SHIFT); in HAL_TSP_PcrFlt_SetSrc()
3741 … REG16_MSK_W(&_RegCtrl8_1->CFG8_43, CFG8_43_PCR3_SRC_MASK, src << CFG8_43_PCR3_SRC_SHIFT); in HAL_TSP_PcrFlt_SetSrc()
3759 …REG16_MSK_W(&_RegCtrl8_1->CFG8_46, CFG8_46_REG_PIDFLT_PCR2_SRC_ID_MASK, u32SrcId<<CFG8_46_REG_PIDF… in HAL_TSP_PcrFlt_SetSrcId()
3762 …REG16_MSK_W(&_RegCtrl8_1->CFG8_46, CFG8_46_REG_PIDFLT_PCR3_SRC_ID_MASK, u32SrcId<<CFG8_46_REG_PIDF… in HAL_TSP_PcrFlt_SetSrcId()
3784 … *pPcrSrc = (REG16_R(&_RegCtrl8_1->CFG8_42) & CFG8_42_PCR2_SRC_MASK) >> CFG8_42_PCR2_SRC_SHIFT; in HAL_TSP_PcrFlt_GetSrc()
3788 … *pPcrSrc = (REG16_R(&_RegCtrl8_1->CFG8_43) & CFG8_43_PCR3_SRC_MASK) >> CFG8_43_PCR3_SRC_SHIFT; in HAL_TSP_PcrFlt_GetSrc()
3850 REG16_SET(&_RegCtrl8_1->CFG8_42, CFG8_42_REG_PCR2_READ); in HAL_TSP_PcrFlt_GetPcr()
3851 *pu32Pcr = REG32_R(&_RegCtrl8_1->CFG8_60_61); in HAL_TSP_PcrFlt_GetPcr()
3852 *pu32Pcr_H = (MS_U32)(REG16_R(&_RegCtrl8_1->CFG8_62) & 0x1); in HAL_TSP_PcrFlt_GetPcr()
3853 REG16_CLR(&_RegCtrl8_1->CFG8_42, CFG8_42_REG_PCR2_READ); in HAL_TSP_PcrFlt_GetPcr()
3856 REG16_SET(&_RegCtrl8_1->CFG8_43, CFG8_43_REG_PCR3_READ); in HAL_TSP_PcrFlt_GetPcr()
3857 *pu32Pcr = REG32_R(&_RegCtrl8_1->CFG8_63_64); in HAL_TSP_PcrFlt_GetPcr()
3858 *pu32Pcr_H = (MS_U32)(REG16_R(&_RegCtrl8_1->CFG8_65) & 0x1); in HAL_TSP_PcrFlt_GetPcr()
3859 REG16_CLR(&_RegCtrl8_1->CFG8_43, CFG8_43_REG_PCR3_READ); in HAL_TSP_PcrFlt_GetPcr()
3880 REG16_CLR(&_RegCtrl8_1->CFG8_42, CFG8_42_REG_PCR2_RESET); in HAL_TSP_PcrFlt_Reset()
3881 REG16_SET(&_RegCtrl8_1->CFG8_42, CFG8_42_REG_PCR2_RESET); in HAL_TSP_PcrFlt_Reset()
3884 REG16_CLR(&_RegCtrl8_1->CFG8_43, CFG8_43_REG_PCR3_RESET); in HAL_TSP_PcrFlt_Reset()
3885 REG16_SET(&_RegCtrl8_1->CFG8_43, CFG8_43_REG_PCR3_RESET); in HAL_TSP_PcrFlt_Reset()
4108 REG32_W(&_RegCtrl8_1->CFG8_54_55, stcL); in HAL_TSP_STC64_Set()
4109 REG32_W(&_RegCtrl8_1->CFG8_56_57, stcH); in HAL_TSP_STC64_Set()
4114 REG32_W(&_RegCtrl8_1->CFG8_5A_5B, stcL); in HAL_TSP_STC64_Set()
4115 REG32_W(&_RegCtrl8_1->CFG8_5C_5D, stcH); in HAL_TSP_STC64_Set()
4140 *pStcH = REG32_R(&_RegCtrl8_1->CFG8_56_57); in HAL_TSP_STC64_Get()
4141 *pStcL = REG32_R(&_RegCtrl8_1->CFG8_54_55); in HAL_TSP_STC64_Get()
4146 *pStcH = REG32_R(&_RegCtrl8_1->CFG8_5C_5D); in HAL_TSP_STC64_Get()
4147 *pStcL = REG32_R(&_RegCtrl8_1->CFG8_5A_5B); in HAL_TSP_STC64_Get()
4180 …REG16_MSK_W(&_RegCtrl8_1->CFG8_40, CFG8_40_REG_VID3_SRC_MASK, ((MS_U16)pktDmxId) << CFG8_40_REG_VI… in HAL_TSP_FIFO_SetSrc()
4183 …REG16_MSK_W(&_RegCtrl8_1->CFG8_41, CFG8_41_REG_VID4_SRC_MASK, ((MS_U16)pktDmxId) << CFG8_41_REG_VI… in HAL_TSP_FIFO_SetSrc()
4213 …*pktDmxId = ((REG16_R(&_RegCtrl8_1->CFG8_40)) & CFG8_40_REG_VID3_SRC_MASK) >> CFG8_40_REG_VID3_SRC… in HAL_TSP_FIFO_GetSrc()
4216 …*pktDmxId = ((REG16_R(&_RegCtrl8_1->CFG8_41)) & CFG8_41_REG_VID4_SRC_MASK) >> CFG8_41_REG_VID4_SRC… in HAL_TSP_FIFO_GetSrc()
4240 REG16_CLR(&_RegCtrl8_1->CFG8_40, CFG8_40_PS_VID3_EN); in HAL_TSP_FIFO_ClearAll()
4241 REG16_CLR(&_RegCtrl8_1->CFG8_41, CFG8_41_PS_VID4_EN); in HAL_TSP_FIFO_ClearAll()
4394 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_PS_VID3_EN); in HAL_TSP_FIFO_Bypass()
4397 REG16_SET(&_RegCtrl8_1->CFG8_41, CFG8_41_PS_VID4_EN); in HAL_TSP_FIFO_Bypass()
4426 REG16_CLR(&_RegCtrl8_1->CFG8_40, CFG8_40_PS_VID3_EN); in HAL_TSP_FIFO_Bypass()
4429 REG16_CLR(&_RegCtrl8_1->CFG8_41, CFG8_41_PS_VID4_EN); in HAL_TSP_FIFO_Bypass()
4457 …REG16_MSK_W(&_RegCtrl8_1->CFG8_48,CFG8_48_REG_PS_MODE_SRC_V_MASK, (eFileEng << CFG8_48_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4460 …REG16_MSK_W(&_RegCtrl8_1->CFG8_48,CFG8_48_REG_PS_MODE_SRC_V3D_MASK,(eFileEng << CFG8_48_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4463 …REG16_MSK_W(&_RegCtrl8_1->CFG8_48,CFG8_48_REG_PS_MODE_SRC_V3_MASK, (eFileEng << CFG8_48_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4466 …REG16_MSK_W(&_RegCtrl8_1->CFG8_48,CFG8_48_REG_PS_MODE_SRC_V4_MASK, (eFileEng << CFG8_48_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4469 …REG16_MSK_W(&_RegCtrl8_1->CFG8_47,CFG8_47_REG_PS_MODE_SRC_A_MASK, (eFileEng << CFG8_47_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4472 …REG16_MSK_W(&_RegCtrl8_1->CFG8_47,CFG8_47_REG_PS_MODE_SRC_AD_MASK, (eFileEng << CFG8_47_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4475 …REG16_MSK_W(&_RegCtrl8_1->CFG8_47,CFG8_47_REG_PS_MODE_SRC_AC_MASK, (eFileEng << CFG8_47_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4478 …REG16_MSK_W(&_RegCtrl8_1->CFG8_47,CFG8_47_REG_PS_MODE_SRC_ADD_MASK,(eFileEng << CFG8_47_REG_PS_MOD… in HAL_TSP_FIFO_Bypass_Src()
4523 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_RESET_VFIFO_3); in HAL_TSP_FIFO_Reset()
4526 REG16_SET(&_RegCtrl8_1->CFG8_41, CFG8_41_RESET_VFIFO_4); in HAL_TSP_FIFO_Reset()
4555 REG16_CLR(&_RegCtrl8_1->CFG8_40, CFG8_40_RESET_VFIFO_3); in HAL_TSP_FIFO_Reset()
4558 REG16_CLR(&_RegCtrl8_1->CFG8_41, CFG8_41_RESET_VFIFO_4); in HAL_TSP_FIFO_Reset()
4593 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_MASK_SCR_V3_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4596 REG16_SET(&_RegCtrl8_1->CFG8_45, CFG8_41_MASK_SCR_V4_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4625 REG16_CLR(&_RegCtrl8_1->CFG8_40, CFG8_40_MASK_SCR_V3_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4628 REG16_CLR(&_RegCtrl8_1->CFG8_45, CFG8_41_MASK_SCR_V4_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4663 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_V3_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
4666 REG16_SET(&_RegCtrl8_1->CFG8_41, CFG8_41_V4_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
4695 REG16_CLR(&_RegCtrl8_1->CFG8_40, CFG8_40_V3_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
4698 REG16_CLR(&_RegCtrl8_1->CFG8_41, CFG8_41_V4_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
4730 u32Matched = REG16_R(&_RegCtrl8_1->CFG8_40) & CFG8_40_RESET_VFIFO_3; in HAL_TSP_FIFO_IsReset()
4733 u32Matched = REG16_R(&_RegCtrl8_1->CFG8_41) & CFG8_41_RESET_VFIFO_4; in HAL_TSP_FIFO_IsReset()