Lines Matching refs:REG16_SET
136 #define REG16_SET(reg, value) REG16_W(reg, _SET_(REG16_R(reg), value)) macro
335 REG16_SET(&_RegCtrl->PktChkSizeFilein, TSP_HW_STANDBY_MODE); in HAL_TSP_HwPatch()
336 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_PREVENT_SRAM_COLLISION); in HAL_TSP_HwPatch()
340 …REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_BYTE_ADDR_DMA|TSP_HW_CFG4_ALT_TS_SIZE|TSP_HW_CFG4_WST… in HAL_TSP_HwPatch()
349 REG16_SET(&_RegCtrl->reg15b4, TSP_PVR_PID_BYPASS|TSP_PVR_PID_BYPASS2); in HAL_TSP_HwPatch()
350 REG16_SET(&_RegCtrl2->CFG_16, CFG_16_PID_BYPASS3_REC); in HAL_TSP_HwPatch()
351 REG16_SET(&_RegCtrl2->CFG_23, CFG_23_PID_BYPASS4_REC); in HAL_TSP_HwPatch()
354 REG16_SET(&_RegCtrl->reg160C, TSP_PVR1_LPCR1_RLD); in HAL_TSP_HwPatch()
356 REG16_SET((&_RegCtrl2->CFG_16), CFG_16_PVR3_LPCR1_RLD); in HAL_TSP_HwPatch()
357 REG16_SET((&_RegCtrl2->CFG_23), CFG_23_PVR4_LPCR1_RLD); in HAL_TSP_HwPatch()
359 REG16_SET(&_RegCtrl->reg15b8, TSP_REMOVE_DUP_AV_PKT); in HAL_TSP_HwPatch()
362 …REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ2PINGPONG_EN | TSP_RM_PKT_DEMUX_PIPE /*| TSP_PVR1_ALIGN_EN… in HAL_TSP_HwPatch()
365 …REG16_SET(&_RegCtrl->reg160C, TSP_DOUBLE_BUF_DESC/*| TSP_VQTX0_BLOCK_DIS|TSP_VQTX2_BLOCK_DIS|TSP_V… in HAL_TSP_HwPatch()
366 REG16_SET(&_RegCtrl->reg160E, TSP_RM_DMA_GLITCH); in HAL_TSP_HwPatch()
368 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_PUSI_3BYTE_MODE); //Enable audio 3 byte mode in HAL_TSP_HwPatch()
370 REG16_SET(&_RegCtrl->TSP_Cfg5, TSP_SYSTIME_MODE); in HAL_TSP_HwPatch()
373 REG16_SET(&_RegCtrl->PVRConfig, TSP_MATCH_PID_LD | TSP_REC_NULL); in HAL_TSP_HwPatch()
374 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_BLK_AD_SCMBTIS_TSP); in HAL_TSP_HwPatch()
381 REG16_SET(&_RegCtrl->reg15b8, TSP_SERIAL_EXT_SYNC_1T); in HAL_TSP_HwPatch()
382 REG16_SET(&_RegCtrl->Hw_PVRCfg, TSP_SYNC_RISING_DETECT); in HAL_TSP_HwPatch()
383 REG16_SET(&_RegCtrl->Hw_PVRCfg, TSP_VALID_FALLING_DETECT) in HAL_TSP_HwPatch()
386 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_DATA_CHK_2T); in HAL_TSP_HwPatch()
389 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_FIX_192_TIMER_0_EN); in HAL_TSP_HwPatch()
392 REG16_SET(&_RegCtrl3->CFG3_16, CFG3_16_FIXED_DMA_RSTART_OTP_ONEWAY_LOAD_FW); in HAL_TSP_HwPatch()
395 REG16_SET(&_RegCtrl6->CFG6_60, TSP_INIT_TIMESTAMP_RESTART_EN); in HAL_TSP_HwPatch()
398 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_ECO_TS_SYNC_OUT_DELAY); in HAL_TSP_HwPatch()
399 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_ECO_TS_SYNC_OUT_REVERSE_BLOCK); in HAL_TSP_HwPatch()
402 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_FIX_FILTER_NULL_PKT); in HAL_TSP_HwPatch()
405 REG16_SET(&_RegCtrl6->CFG6_2A, FIXED_VQ_MIU_REG_FLUSH); in HAL_TSP_HwPatch()
408 …REG16_SET(&_RegCtrl3->CFG3_18, CFG3_18_HD_0000_TO_SECTION_RVU | CFG3_18_HD_0000_TO_SECTION_DIRECTV… in HAL_TSP_HwPatch()
414 REG16_SET(&_RegCtrl2->CFG_04, CFG_04_MIU_FIXED_LAST_DONE_Z_ABT_ALL); in HAL_TSP_HwPatch()
415 REG16_SET(&_RegCtrl2->CFG_10, CFG_10_MIU_CHECK_MI2RDY_ABT_ALL); in HAL_TSP_HwPatch()
416 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_OR_WRITE_FIX_FOR_NEW_MIU_ARBITER_DISABLE); in HAL_TSP_HwPatch()
461 REG16_SET(&_RegCtrl->TSP_Ctrl1, TSP_CTRL1_CMDQ_RESET); in HAL_TSP_Reset()
462 REG16_SET(&_RegCtrl2->CFG_00, CFG_00_RST_CMDQ_FILEIN_TSIF1); in HAL_TSP_Reset()
463 REG16_SET(&_RegCtrl2->CFG_05, CFG_05_RST_CMDQ_FILEIN_TSIF2); in HAL_TSP_Reset()
464 REG16_SET(&_RegCtrl2->CFG_0A, CFG_0A_RST_CMDQ_FILEIN_TSIF3); in HAL_TSP_Reset()
465 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_WB_DMA_RESET); in HAL_TSP_Reset()
470 REG16_SET(&_RegCtrl->TSP_Ctrl, TSP_CTRL_SW_RST); in HAL_TSP_Reset()
488 REG16_SET(&_RegCtrl->reg160C,TSP_TIMESTAMP_RESET); in HAL_TSP_Path_Reset()
489 REG16_SET(&_RegCtrl2->CFG_10,CFG_10_RESET_PDFLT0); in HAL_TSP_Path_Reset()
490 REG16_SET(&_RegCtrl2->CFG_12,CFG_12_REG_REST_RBF0 | CFG_12_REG_REST_PDBF0); in HAL_TSP_Path_Reset()
501 REG16_SET(&_RegCtrl2->CFG_00,CFG_00_RST_TS_FIN1); in HAL_TSP_Path_Reset()
502 REG16_SET(&_RegCtrl2->CFG_10,CFG_10_RESET_PDFLT1); in HAL_TSP_Path_Reset()
503 REG16_SET(&_RegCtrl2->CFG_12,CFG_12_REG_REST_RBF1 | CFG_12_REG_REST_PDBF1); in HAL_TSP_Path_Reset()
514 REG16_SET(&_RegCtrl2->CFG_05,CFG_05_RST_TS_FIN2); in HAL_TSP_Path_Reset()
515 REG16_SET(&_RegCtrl2->CFG_10,CFG_10_RESET_PDFLT2); in HAL_TSP_Path_Reset()
516 REG16_SET(&_RegCtrl2->CFG_12,CFG_12_REG_REST_RBF2 | CFG_12_REG_REST_PDBF2); in HAL_TSP_Path_Reset()
527 REG16_SET(&_RegCtrl2->CFG_0A,CFG_0A_RST_TS_FIN3); in HAL_TSP_Path_Reset()
528 REG16_SET(&_RegCtrl2->CFG_10,CFG_10_RESET_PDFLT3); in HAL_TSP_Path_Reset()
529 REG16_SET(&_RegCtrl2->CFG_12,CFG_12_REG_REST_RBF3 | CFG_12_REG_REST_PDBF3); in HAL_TSP_Path_Reset()
653 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_PREVENT_SRAM_COLLISION); in HAL_TSP_Power()
656 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_TSP2MI_REQ_MCM_DISABLE);//TSP in HAL_TSP_Power()
746 REG16_SET(&_RegCtrl->TSP_Ctrl, TSP_CTRL_CPU_EN); in HAL_TSP_CPU()
762 REG16_SET(&_RegCtrl->TSP_Ctrl, TSP_CTRL_CPU_EN); in HAL_TSP_ResetCPU()
796 REG16_SET(&_RegCtrl->TSP_Ctrl, TSP_CTRL_DNLD_START); in HAL_TSP_LoadFW()
860 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_PDBF0); in HAL_TSP_PktBuf_Reset()
863 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_PDBF1); in HAL_TSP_PktBuf_Reset()
866 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_PDBF2); in HAL_TSP_PktBuf_Reset()
869 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_PDBF3); in HAL_TSP_PktBuf_Reset()
904 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_RBF0); in HAL_TSP_RecvBuf_Reset()
907 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_RBF1); in HAL_TSP_RecvBuf_Reset()
910 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_RBF2); in HAL_TSP_RecvBuf_Reset()
913 REG16_SET(&_RegCtrl2->CFG_12, CFG_12_REG_REST_RBF3); in HAL_TSP_RecvBuf_Reset()
972 REG16_SET(&_RegCtrl->Hw_PVRCfg, TSP_HW_CFG4_TSIF0_ENABLE); in HAL_TSP_TSIF_LiveEn()
975 REG16_SET(&_RegCtrl->Hw_PVRCfg, TSP_HW_CFG4_TSIF1_ENABLE); in HAL_TSP_TSIF_LiveEn()
981 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_TS_IF3_EN); in HAL_TSP_TSIF_LiveEn()
1661 …REG16_SET(&_RegCtrl->TSP_Ctrl1, TSP_CTRL1_PVR_CMD_QUEUE_ENABLE); // for wishbone DMA (load firm… in HAL_TSP_TSIF_FileEn()
1662 … REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_DATA_PORT_SEL); //Tsif0 output is live TS in HAL_TSP_TSIF_FileEn()
1663 REG16_SET(&_RegCtrl->TSP_Ctrl, TSP_CTRL_TSFILE_EN); //filein enable in HAL_TSP_TSIF_FileEn()
1666 …REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TSP_FILE_SEGMENT1); // for wishbone DMA (load firm… in HAL_TSP_TSIF_FileEn()
1667 REG16_SET(&_RegCtrl2->CFG_00, CFG_00_TSP_FILE_SEGMENT_TSIF1); in HAL_TSP_TSIF_FileEn()
1668 REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TS_DATA_PORT_SEL1); in HAL_TSP_TSIF_FileEn()
1669 REG16_SET(&_RegCtrl2->CFG_00, CFG_00_TSP_FILE_IN_TSIF1_EN); //filein enable in HAL_TSP_TSIF_FileEn()
1672 REG16_SET(&_RegCtrl2->CFG_06, CFG_06_TSP_FILE_SEGMENT2); in HAL_TSP_TSIF_FileEn()
1673 REG16_SET(&_RegCtrl2->CFG_05, CFG_05_TSP_FILE_SEGMENT_TSIF2); in HAL_TSP_TSIF_FileEn()
1674 REG16_SET(&_RegCtrl2->CFG_06, CFG_06_TS_DATA_PORT_SEL2); in HAL_TSP_TSIF_FileEn()
1675 REG16_SET(&_RegCtrl2->CFG_05, CFG_05_TSP_FILEIN_TSIF2); in HAL_TSP_TSIF_FileEn()
1678 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_TSP_FILE_SEGMENT3); in HAL_TSP_TSIF_FileEn()
1679 REG16_SET(&_RegCtrl2->CFG_0A, CFG_0A_TSP_FILE_SEGMENT_TSIF3); in HAL_TSP_TSIF_FileEn()
1680 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_TS_DATA_PORT_SEL3); in HAL_TSP_TSIF_FileEn()
1681 REG16_SET(&_RegCtrl2->CFG_0A, CFG_0A_TSP_FILE_IN_TSIF3); in HAL_TSP_TSIF_FileEn()
1729 REG16_SET(&_RegCtrl->Hw_PVRCfg, TSP_HW_CFG4_TS_DATA0_SWAP); in HAL_TSP_TSIF_BitSwap()
1732 REG16_SET(&_RegCtrl->Hw_PVRCfg, TSP_HW_CFG4_TS_DATA1_SWAP); in HAL_TSP_TSIF_BitSwap()
1738 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_TS_DATA3_SWAP); in HAL_TSP_TSIF_BitSwap()
1775 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_EXTSYNC); in HAL_TSP_TSIF_ExtSync()
1778 REG16_SET(&_RegCtrl->Hw_Config2, TSP_HW_CFG2_TSIF1_EXTSYNC); in HAL_TSP_TSIF_ExtSync()
1784 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_EXT_SYNC_SEL3); in HAL_TSP_TSIF_ExtSync()
1821 REG16_SET(&_RegCtrl->TSP_Ctrl2, TSP_AV_DIRECT_STOP); in HAL_TSP_Filein_Bypass()
1824 REG16_SET(&_RegCtrl->TSP_Ctrl2, TSP_AV_DIRECT_STOP1); in HAL_TSP_Filein_Bypass()
1827 REG16_SET(&_RegCtrl->TSP_Ctrl2, TSP_AV_DIRECT_STOP2); in HAL_TSP_Filein_Bypass()
1830 REG16_SET(&_RegCtrl->TSP_Ctrl2, TSP_AV_DIRECT_STOP3); in HAL_TSP_Filein_Bypass()
1869 REG16_SET(&(_RegCtrl->Hw_Config0), TSP_HW_CFG0_TSIF0_PARL); in HAL_TSP_TSIF_Parl()
1872 REG16_SET(&(_RegCtrl->Hw_Config2), TSP_HW_CFG2_TSIF1_PARL); in HAL_TSP_TSIF_Parl()
1878 REG16_SET(&(_RegCtrl2->CFG_0B), CFG_0B_P_SEL3); in HAL_TSP_TSIF_Parl()
1960 REG16_SET(&(_RegCtrl3->CFG3_37), HW4_CFG37_3WIRE_SERIAL_MODE_TS0); in HAL_TSP_TSIF_3Wire()
1963 REG16_SET(&(_RegCtrl3->CFG3_37), HW4_CFG37_3WIRE_SERIAL_MODE_TS1); in HAL_TSP_TSIF_3Wire()
1966 REG16_SET(&(_RegCtrl3->CFG3_37), HW4_CFG37_3WIRE_SERIAL_MODE_TS2); in HAL_TSP_TSIF_3Wire()
1969 REG16_SET(&(_RegCtrl3->CFG3_37), HW4_CFG37_3WIRE_SERIAL_MODE_TS3); in HAL_TSP_TSIF_3Wire()
2002 …REG16_SET(&_RegCtrl3->CFG3_0C, ((1 << pktDmxId) << CFG3_0C_PKTDMX_CC_DROP_SHIFT) & CFG3_0C_PKTDMX_… in HAL_TSP_PktDmx_CCDrop()
2039 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX0_TRACE_MARK_V_EN); in HAL_TSP_TRACE_MARK_En()
2042 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX0_TRACE_MARK_V3D_EN); in HAL_TSP_TRACE_MARK_En()
2045 REG16_SET(&_RegCtrl3->CFG3_2E, CFG3_2E_PKTDMX0_TRACE_MARK_V3_EN); in HAL_TSP_TRACE_MARK_En()
2048 REG16_SET(&_RegCtrl3->CFG3_2F, CFG3_2F_PKTDMX0_TRACE_MARK_V4_EN); in HAL_TSP_TRACE_MARK_En()
2051 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX0_TRACE_MARK_A_EN); in HAL_TSP_TRACE_MARK_En()
2054 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX0_TRACE_MARK_AB_EN); in HAL_TSP_TRACE_MARK_En()
2057 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX0_TRACE_MARK_AC_EN); in HAL_TSP_TRACE_MARK_En()
2060 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_PKTDMX0_TRACE_MARK_AD_EN); in HAL_TSP_TRACE_MARK_En()
2070 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX1_TRACE_MARK_V_EN); in HAL_TSP_TRACE_MARK_En()
2073 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX1_TRACE_MARK_V3D_EN); in HAL_TSP_TRACE_MARK_En()
2076 REG16_SET(&_RegCtrl3->CFG3_2E, CFG3_2E_PKTDMX1_TRACE_MARK_V3_EN); in HAL_TSP_TRACE_MARK_En()
2079 REG16_SET(&_RegCtrl3->CFG3_2F, CFG3_2F_PKTDMX1_TRACE_MARK_V4_EN); in HAL_TSP_TRACE_MARK_En()
2082 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX1_TRACE_MARK_A_EN); in HAL_TSP_TRACE_MARK_En()
2085 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX1_TRACE_MARK_AB_EN); in HAL_TSP_TRACE_MARK_En()
2088 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX1_TRACE_MARK_AC_EN); in HAL_TSP_TRACE_MARK_En()
2091 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_PKTDMX1_TRACE_MARK_AD_EN); in HAL_TSP_TRACE_MARK_En()
2101 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX2_TRACE_MARK_V_EN); in HAL_TSP_TRACE_MARK_En()
2104 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX2_TRACE_MARK_V3D_EN); in HAL_TSP_TRACE_MARK_En()
2107 REG16_SET(&_RegCtrl3->CFG3_2E, CFG3_2E_PKTDMX2_TRACE_MARK_V3_EN); in HAL_TSP_TRACE_MARK_En()
2110 REG16_SET(&_RegCtrl3->CFG3_2F, CFG3_2F_PKTDMX2_TRACE_MARK_V4_EN); in HAL_TSP_TRACE_MARK_En()
2113 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX2_TRACE_MARK_A_EN); in HAL_TSP_TRACE_MARK_En()
2116 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX2_TRACE_MARK_AB_EN); in HAL_TSP_TRACE_MARK_En()
2119 REG16_SET(&_RegCtrl3->CFG3_2A, CFG3_2A_PKTDMX2_TRACE_MARK_AC_EN); in HAL_TSP_TRACE_MARK_En()
2122 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_PKTDMX2_TRACE_MARK_AD_EN); in HAL_TSP_TRACE_MARK_En()
2132 REG16_SET(&_RegCtrl3->CFG3_2B, CFG3_2B_PKTDMX3_TRACE_MARK_V_EN); in HAL_TSP_TRACE_MARK_En()
2135 REG16_SET(&_RegCtrl3->CFG3_2B, CFG3_2B_PKTDMX3_TRACE_MARK_V3D_EN); in HAL_TSP_TRACE_MARK_En()
2138 REG16_SET(&_RegCtrl3->CFG3_2E, CFG3_2E_PKTDMX3_TRACE_MARK_V3_EN); in HAL_TSP_TRACE_MARK_En()
2141 REG16_SET(&_RegCtrl3->CFG3_2F, CFG3_2F_PKTDMX3_TRACE_MARK_V4_EN); in HAL_TSP_TRACE_MARK_En()
2144 REG16_SET(&_RegCtrl3->CFG3_2B, CFG3_2B_PKTDMX3_TRACE_MARK_A_EN); in HAL_TSP_TRACE_MARK_En()
2147 REG16_SET(&_RegCtrl3->CFG3_2B, CFG3_2B_PKTDMX3_TRACE_MARK_AB_EN); in HAL_TSP_TRACE_MARK_En()
2150 REG16_SET(&_RegCtrl3->CFG3_2B, CFG3_2B_PKTDMX3_TRACE_MARK_AC_EN); in HAL_TSP_TRACE_MARK_En()
2153 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_PKTDMX3_TRACE_MARK_AD_EN); in HAL_TSP_TRACE_MARK_En()
2305 REG16_SET(&_RegCtrl->reg15b4, TSP_BD_AUD_EN); in HAL_TSP_BD_AUD_En()
2308 REG16_SET(&_RegCtrl->reg15b4, TSP_BD2_AUD_EN); in HAL_TSP_BD_AUD_En()
2426 REG16_SET(&_RegCtrl3->CFG3_36, u16value); in HAL_TSP_Filein_PktSize()
2430 REG16_SET(&_RegCtrl3->CFG3_36, u16value); in HAL_TSP_Filein_PktSize()
2434 REG16_SET(&_RegCtrl4->CFG4_54, u16value); in HAL_TSP_Filein_PktSize()
2438 REG16_SET(&_RegCtrl4->CFG4_54, u16value); in HAL_TSP_Filein_PktSize()
2450 REG16_SET(&_RegCtrl3->CFG3_1A, CFG3_1A_RVU_DIRECTV_AFTER_CA_ENABLE_PATH0); in HAL_TSP_Filein_PktSize()
2451 REG16_SET(&_RegCtrl3->CFG3_1C, CFG3_1C_PATH0_RVU_ALWAYS_PAYLOAD_128); in HAL_TSP_Filein_PktSize()
2454 REG16_SET(&_RegCtrl3->CFG3_1A, CFG3_1A_RVU_DIRECTV_AFTER_CA_ENABLE_PATH1); in HAL_TSP_Filein_PktSize()
2455 REG16_SET(&_RegCtrl3->CFG3_1C, CFG3_1C_PATH1_RVU_ALWAYS_PAYLOAD_128); in HAL_TSP_Filein_PktSize()
2458 REG16_SET(&_RegCtrl3->CFG3_1A, CFG3_1A_RVU_DIRECTV_AFTER_CA_ENABLE_PATH2); in HAL_TSP_Filein_PktSize()
2459 REG16_SET(&_RegCtrl3->CFG3_1C, CFG3_1C_PATH2_RVU_ALWAYS_PAYLOAD_128); in HAL_TSP_Filein_PktSize()
2462 REG16_SET(&_RegCtrl3->CFG3_1A, CFG3_1A_RVU_DIRECTV_AFTER_CA_ENABLE_PATH3); in HAL_TSP_Filein_PktSize()
2463 REG16_SET(&_RegCtrl3->CFG3_1C, CFG3_1C_PATH3_RVU_ALWAYS_PAYLOAD_128); in HAL_TSP_Filein_PktSize()
2476 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_ALT_TS_SIZE); in HAL_TSP_Filein_PktSize()
2549 REG16_SET(&_RegCtrl->TsDma_Ctrl, TSP_TSDMA_CTRL_START); in HAL_TSP_Filein_Start()
2552 REG16_SET(&_RegCtrl2->CFG_34, CFG_34_REG_TSP_FILEIN_CTRL_TSIF1_START); in HAL_TSP_Filein_Start()
2555 REG16_SET(&_RegCtrl2->CFG_39, CFG_39_FILEIN_CTRL_TSIF2_START); in HAL_TSP_Filein_Start()
2558 REG16_SET(&_RegCtrl2->CFG_3E, CFG_3E_FILEIN_CTRL_TSIF3_START); in HAL_TSP_Filein_Start()
2570 REG16_SET(&_RegCtrl->TSP_Ctrl1, TSP_CTRL1_FILEIN_PAUSE); in HAL_TSP_File_Pause()
2573 REG16_SET(&_RegCtrl3->CFG3_21, CFG3_21_TSIF1_FILE_PAUSE); in HAL_TSP_File_Pause()
2576 REG16_SET(&_RegCtrl3->CFG3_21, CFG3_21_TSIF2_FILE_PAUSE); in HAL_TSP_File_Pause()
2579 REG16_SET(&_RegCtrl3->CFG3_21, CFG3_21_TSIF3_FILE_PAUSE); in HAL_TSP_File_Pause()
2612 REG16_SET(&_RegCtrl->TsDma_Ctrl, (TSP_TSDMA_INIT_TRUST | TSP_TSDMA_CTRL_START)); in HAL_TSP_Filein_Init_Trust_Start()
2615 …REG16_SET(&_RegCtrl2->CFG_34, (CFG_34_REG_TSP_FILEIN_INIT_TRUST_TSIF1 | CFG_34_REG_TSP_FILEIN_CTRL… in HAL_TSP_Filein_Init_Trust_Start()
2618 … REG16_SET(&_RegCtrl2->CFG_39, (CFG_39_FILEIN_INIT_TRUST_TSIF2 | CFG_39_FILEIN_CTRL_TSIF2_START)); in HAL_TSP_Filein_Init_Trust_Start()
2621 … REG16_SET(&_RegCtrl2->CFG_3E, (CFG_3E_FILEIN_INIT_TRUST_TSIF3 | CFG_3E_FILEIN_CTRL_TSIF3_START)); in HAL_TSP_Filein_Init_Trust_Start()
2635 REG16_SET(&_RegCtrl2->CFG_04, CFG_04_TSP_FILEIN_ABORT_ECO_TSIF0); in HAL_TSP_Filein_Abort()
2638 REG16_SET(&_RegCtrl2->CFG_04, CFG_04_TSP_FILEIN_ABORT_ECO_TSIF1); in HAL_TSP_Filein_Abort()
2641 REG16_SET(&_RegCtrl2->CFG_04, CFG_04_TSP_FILEIN_ABORT_ECO_TSIF2); in HAL_TSP_Filein_Abort()
2644 REG16_SET(&_RegCtrl2->CFG_04, CFG_04_TSP_FILEIN_ABORT_ECO_TSIF3); in HAL_TSP_Filein_Abort()
2679 REG16_SET(&_RegCtrl->TSP_Ctrl1, TSP_CTRL1_CMDQ_RESET); in HAL_TSP_Filein_CmdQRst()
2682 REG16_SET(&_RegCtrl2->CFG_00, CFG_00_RST_CMDQ_FILEIN_TSIF1); in HAL_TSP_Filein_CmdQRst()
2685 REG16_SET(&_RegCtrl2->CFG_05, CFG_05_RST_CMDQ_FILEIN_TSIF2); in HAL_TSP_Filein_CmdQRst()
2688 REG16_SET(&_RegCtrl2->CFG_0A, CFG_0A_RST_CMDQ_FILEIN_TSIF3); in HAL_TSP_Filein_CmdQRst()
2776 REG16_SET(&_RegCtrl->reg15b4, TSP_FILEIN_BYTETIMER_ENABLE); in HAL_TSP_Filein_ByteDelay()
2780 REG16_SET(&_RegCtrl2->CFG_01, CFG_01_TIMER_EN1); in HAL_TSP_Filein_ByteDelay()
2784 REG16_SET(&_RegCtrl2->CFG_06, CFG_06_TSP_TIMER_EN2); in HAL_TSP_Filein_ByteDelay()
2788 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_TIMER_EN3); in HAL_TSP_Filein_ByteDelay()
2924 REG16_SET(&_RegCtrl->reg160C, TSP_FILEIN192_EN); in HAL_TSP_Filein_PacketMode()
2927 REG16_SET(&_RegCtrl2->CFG_01, CFG_01_PKT192_EN1); in HAL_TSP_Filein_PacketMode()
2930 REG16_SET(&_RegCtrl2->CFG_06, CFG_06_TSP_PKT192_EN2); in HAL_TSP_Filein_PacketMode()
2933 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_PKT192_EN3); in HAL_TSP_Filein_PacketMode()
2988 REG16_SET(&_RegCtrl->PktChkSizeFilein, TSP_PKT192_BLK_DIS_FIN); in HAL_TSP_Filein_BlockTimeStamp()
2991 REG16_SET(&_RegCtrl2->CFG_01, CFG_01_PKT192_BLK_DISABLE1); in HAL_TSP_Filein_BlockTimeStamp()
2994 REG16_SET(&_RegCtrl2->CFG_06, CFG_06_TSP_PKT192_BLK_DISABLE2); in HAL_TSP_Filein_BlockTimeStamp()
2997 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_PKT192_BLK_DISABLE3); in HAL_TSP_Filein_BlockTimeStamp()
3011 REG16_SET(&_RegCtrl3->CFG3_17, CFG3_17_INIT_TIMESTAMP_TSIF_0);
3016 REG16_SET(&_RegCtrl3->CFG3_17, CFG3_17_INIT_TIMESTAMP_TSIF_1);
3021 REG16_SET(&_RegCtrl3->CFG3_17, CFG3_17_INIT_TIMESTAMP_TSIF_2);
3026 REG16_SET(&_RegCtrl3->CFG3_17, CFG3_17_INIT_TIMESTAMP_TSIF_3);
3041 REG16_SET(&_RegCtrl->reg160C, TSP_LPCR2_WLD); in HAL_TSP_Filein_SetTimeStamp()
3046 REG16_SET(&_RegCtrl2->CFG_01, CFG_01_LPCR2_WLD1); in HAL_TSP_Filein_SetTimeStamp()
3051 REG16_SET(&_RegCtrl2->CFG_06, CFG_06_LPCR2_WLD2); in HAL_TSP_Filein_SetTimeStamp()
3056 REG16_SET(&_RegCtrl2->CFG_0B, CFG_0B_LPCR2_WLD3); in HAL_TSP_Filein_SetTimeStamp()
3075 REG16_SET(&_RegCtrl3->CFG3_0F, CFG3_0F_TSIF0_C27M); in HAL_TSP_Filein_SetTimeStampClk()
3085 REG16_SET(&_RegCtrl3->CFG3_0F, CFG3_0F_TSIF1_C27M); in HAL_TSP_Filein_SetTimeStampClk()
3095 REG16_SET(&_RegCtrl3->CFG3_0F, CFG3_0F_TSIF2_C27M); in HAL_TSP_Filein_SetTimeStampClk()
3105 REG16_SET(&_RegCtrl3->CFG3_0F, CFG3_0F_TSIF3_C27M); in HAL_TSP_Filein_SetTimeStampClk()
3125 REG16_SET(&_RegCtrl->reg160C, TSP_LPCR2_RLD); in HAL_TSP_Filein_GetTimeStamp()
3130 REG16_SET(&_RegCtrl2->CFG_00, CFG_00_LPCR2_LOAD_TSIF1); in HAL_TSP_Filein_GetTimeStamp()
3135 REG16_SET(&_RegCtrl2->CFG_05, CFG_05_LPCR2_LOAD_TSIF2); in HAL_TSP_Filein_GetTimeStamp()
3140 REG16_SET(&_RegCtrl2->CFG_0A, CFG_0A_LPCR2_LOAD_TSIF3); in HAL_TSP_Filein_GetTimeStamp()
3196 REG16_SET(&_RegCtrl3->CFG3_53, CFG3_53_WB_FSM_RESET); in HAL_TSP_Filein_WbFsmRst()
3199 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_RESET_WB_DMA_FSM_TSIF1); in HAL_TSP_Filein_WbFsmRst()
3202 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_RESET_WB_DMA_FSM_TSIF2); in HAL_TSP_Filein_WbFsmRst()
3205 REG16_SET(&_RegCtrl6->CFG6_2B, TSP_RESET_WB_DMA_FSM_TSIF3); in HAL_TSP_Filein_WbFsmRst()
3365 REG16_SET(&_RegCtrl->TSP_Cfg5, TSP_SEC_DMA_BURST_EN); in HAL_TSP_SecFlt_BurstLen()
3641 REG16_SET(&_RegCtrl->PIDFLT_PCR0, TSP_PIDFLT_PCR0_EN); in HAL_TSP_PcrFlt_Enable()
3651 REG16_SET(&_RegCtrl->PIDFLT_PCR1, TSP_PIDFLT_PCR1_EN); in HAL_TSP_PcrFlt_Enable()
3661 REG16_SET(&_RegCtrl8_1->CFG8_44, CFG8_44_PIDFLT_PCR2_EN); in HAL_TSP_PcrFlt_Enable()
3671 REG16_SET(&_RegCtrl8_1->CFG8_45, CFG8_45_PIDFLT_PCR3_EN); in HAL_TSP_PcrFlt_Enable()
3838 REG16_SET(&_RegCtrl->PCR_Cfg, TSP_PCR0_READ); in HAL_TSP_PcrFlt_GetPcr()
3844 REG16_SET(&_RegCtrl->PCR_Cfg, TSP_PCR1_READ); in HAL_TSP_PcrFlt_GetPcr()
3850 REG16_SET(&_RegCtrl8_1->CFG8_42, CFG8_42_REG_PCR2_READ); in HAL_TSP_PcrFlt_GetPcr()
3856 REG16_SET(&_RegCtrl8_1->CFG8_43, CFG8_43_REG_PCR3_READ); in HAL_TSP_PcrFlt_GetPcr()
3873 REG16_SET(&_RegCtrl->PCR_Cfg, TSP_PCR0_RESET); in HAL_TSP_PcrFlt_Reset()
3877 REG16_SET(&_RegCtrl->PCR_Cfg, TSP_PCR1_RESET); in HAL_TSP_PcrFlt_Reset()
3881 REG16_SET(&_RegCtrl8_1->CFG8_42, CFG8_42_REG_PCR2_RESET); in HAL_TSP_PcrFlt_Reset()
3885 REG16_SET(&_RegCtrl8_1->CFG8_43, CFG8_43_REG_PCR3_RESET); in HAL_TSP_PcrFlt_Reset()
4087 REG16_SET(&_RegCtrl->TSP_Cfg5, TSP_SYSTIME_MODE); in HAL_TSP_STC64_Mode_En()
4110 REG16_SET(&_RegCtrl->STC_Config, TSP_STC_CFG_SET_TIME_BASE_64b_3); in HAL_TSP_STC64_Set()
4116 REG16_SET(&_RegCtrl->STC_Config, TSP_STC_CFG_SET_TIME_BASE_64b_4); in HAL_TSP_STC64_Set()
4130 REG16_SET(&_RegCtrl->reg15b8, TSP_cnt_33b_ld); in HAL_TSP_STC64_Get()
4136 REG16_SET(&_RegCtrl->reg15b8, TSP_64bit_PCR2_ld); in HAL_TSP_STC64_Get()
4142 REG16_SET(&_RegCtrl->STC_Config, TSP_STC_CFG_CNT64b_3_LD); in HAL_TSP_STC64_Get()
4148 REG16_SET(&_RegCtrl->STC_Config, TSP_STC_CFG_CNT64b_4_LD); in HAL_TSP_STC64_Get()
4166 REG16_SET(&_RegCtrl->reg15b8, TSP_cnt_33b_ld); in HAL_TSP_STC33_CmdQGet()
4254 REG16_SET(&_RegCtrl->reg15b4,TSP_AVFIFO_RD_EN); in HAL_TSP_FIFO_ReadEn()
4310 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_VPID_BYPASS); in HAL_TSP_Flt_Bypass()
4313 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_VPID_3D_BYPASS); in HAL_TSP_Flt_Bypass()
4316 REG16_SET(&_RegCtrl3->CFG3_2E, CFG3_2E_VPID_3_BYPASS); in HAL_TSP_Flt_Bypass()
4319 REG16_SET(&_RegCtrl3->CFG3_2F, CFG3_2F_VPID_4_BYPASS); in HAL_TSP_Flt_Bypass()
4322 REG16_SET(&_RegCtrl->Hw_Config0, TSP_HW_CFG0_TSIF0_APID_BYPASS); in HAL_TSP_Flt_Bypass()
4325 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_APID_B_BYPASS); in HAL_TSP_Flt_Bypass()
4328 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_APID_C_BYPASS); in HAL_TSP_Flt_Bypass()
4331 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_APID_D_BYPASS); in HAL_TSP_Flt_Bypass()
4388 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_VID_EN); in HAL_TSP_FIFO_Bypass()
4391 REG16_SET(&_RegCtrl->TSP_Ctrl2, TSP_PS_VID_3D_EN); in HAL_TSP_FIFO_Bypass()
4394 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_PS_VID3_EN); in HAL_TSP_FIFO_Bypass()
4397 REG16_SET(&_RegCtrl8_1->CFG8_41, CFG8_41_PS_VID4_EN); in HAL_TSP_FIFO_Bypass()
4400 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUD_EN); in HAL_TSP_FIFO_Bypass()
4403 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDB_EN); in HAL_TSP_FIFO_Bypass()
4406 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDC_EN); in HAL_TSP_FIFO_Bypass()
4409 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_PS_AUDD_EN); in HAL_TSP_FIFO_Bypass()
4517 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_VFIFO); in HAL_TSP_FIFO_Reset()
4520 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_VFIFO3D); in HAL_TSP_FIFO_Reset()
4523 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_RESET_VFIFO_3); in HAL_TSP_FIFO_Reset()
4526 REG16_SET(&_RegCtrl8_1->CFG8_41, CFG8_41_RESET_VFIFO_4); in HAL_TSP_FIFO_Reset()
4529 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_AFIFO); in HAL_TSP_FIFO_Reset()
4532 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_AFIFO2); in HAL_TSP_FIFO_Reset()
4535 REG16_SET(&_RegCtrl->reg160E, TSP_RESET_AFIFO3); in HAL_TSP_FIFO_Reset()
4538 REG16_SET(&_RegCtrl->PktChkSizeFilein, TSP_RESET_AFIFO4); in HAL_TSP_FIFO_Reset()
4587 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_MASK_SRC_V_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4590 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_MASK_SRC_V3D_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4593 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_MASK_SCR_V3_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4596 REG16_SET(&_RegCtrl8_1->CFG8_45, CFG8_41_MASK_SCR_V4_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4599 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_MASK_SRC_A_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4602 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_MASK_SRC_AB_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4605 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_MASK_SRC_AC_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4608 REG16_SET(&_RegCtrl3->CFG3_34, CFG3_34_MASK_SRC_AD_EN); in HAL_TSP_FIFO_Skip_Scrmb()
4663 REG16_SET(&_RegCtrl8_1->CFG8_40, CFG8_40_V3_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
4666 REG16_SET(&_RegCtrl8_1->CFG8_41, CFG8_41_V4_BLOCK_DIS); in HAL_TSP_FIFO_BlockDis()
4958 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX0_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4961 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX1_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4964 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX2_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
4967 REG16_SET(&_RegCtrl->reg160E, TSP_VQTX3_BLOCK_DIS); in HAL_TSP_VQ_Block_Dis()
5001 REG16_SET(&_RegCtrl->HW2_Config3, TSP_VQ_EN|TSP_VQ2PINGPONG_EN); in HAL_TSP_VQ_Enable()
5015 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_RESET); in HAL_TSP_VQ_Reset()
5018 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_RESET); in HAL_TSP_VQ_Reset()
5021 REG16_SET(&_RegCtrl->VQ2_Config, TSP_VQ2_RESET); in HAL_TSP_VQ_Reset()
5024 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_RESET); in HAL_TSP_VQ_Reset()
5059 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_OVERFLOW_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5062 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5065 REG16_SET(&_RegCtrl->VQ2_Config, TSP_VQ2_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5068 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_OVF_INT_EN); in HAL_TSP_VQ_OverflowInt_En()
5103 REG16_SET(&_RegCtrl->VQ0_CTRL, TSP_VQ0_CLR_OVERFLOW_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5106 REG16_SET(&_RegCtrl->VQ1_Config, TSP_VQ1_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5109 REG16_SET(&_RegCtrl->VQ2_Config, TSP_VQ2_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5112 REG16_SET(&_RegCtrl->VQ3_Config, TSP_VQ3_CLR_OVF_INT); in HAL_TSP_VQ_OverflowInt_Clr()
5146 REG16_SET(&(_RegCtrl->reg15b8), TSP_PVR1_PINGPONG); in HAL_PVR_Init()
5158 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_PVR3_REG_PINGPONG_EN); in HAL_PVR_Init()
5163 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_PVR4_REG_PINGPONG_EN); in HAL_PVR_Init()
5180 REG16_SET(&(_RegCtrl->Hw_PVRCfg), TSP_HW_CFG4_PVR_FLUSH); in HAL_PVR_Exit()
5199 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_PVR3_STR2MI_RST_WADR); in HAL_PVR_Exit()
5208 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_PVR4_STR2MI_RST_WADR); in HAL_PVR_Exit()
5231 REG16_SET(&(_RegCtrl->Hw_PVRCfg), TSP_HW_CFG4_PVR_FLUSH); in HAL_PVR_Start()
5235 REG16_SET(&(_RegCtrl->Hw_PVRCfg), TSP_HW_CFG4_PVR_ENABLE); in HAL_PVR_Start()
5247 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_PVR3_STR2MI_RST_WADR); in HAL_PVR_Start()
5251 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_PVR3_STR2MI_EN); in HAL_PVR_Start()
5255 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_PVR4_STR2MI_RST_WADR); in HAL_PVR_Start()
5259 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_PVR4_STR2MI_EN); in HAL_PVR_Start()
5303 REG16_SET(&(_RegCtrl->Hw_PVRCfg), TSP_HW_CFG4_PVR_PAUSE); in HAL_PVR_Pause()
5309 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_PVR3_STR2MI_PAUSE); in HAL_PVR_Pause()
5312 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_PVR4_STR2MI_PAUSE); in HAL_PVR_Pause()
5347 REG16_SET(&(_RegCtrl->reg15b4), TSP_PVR_PID_BYPASS); in HAL_PVR_RecPid()
5351 REG16_SET(&(_RegCtrl->reg15b4), TSP_PVR_PID_BYPASS2); in HAL_PVR_RecPid()
5355 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_PID_BYPASS3_REC); in HAL_PVR_RecPid()
5359 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_PID_BYPASS4_REC); in HAL_PVR_RecPid()
5372 REG16_SET(&(_RegCtrl->PVRConfig), TSP_PVR1_REC_ALL_EN); in HAL_PVR_RecPid()
5376 REG16_SET(&(_RegCtrl->PVRConfig), TSP_PVR2_REC_ALL_EN); in HAL_PVR_RecPid()
5380 REG16_SET(&(_RegCtrl2->CFG_16), CFG_16_REC_ALL3); in HAL_PVR_RecPid()
5384 REG16_SET(&(_RegCtrl2->CFG_23), CFG_23_REC_ALL4); in HAL_PVR_RecPid()
5396 REG16_SET(&(_RegCtrl->PVRConfig), TSP_REC_NULL); in HAL_PVR_RecNull()
5925 REG16_SET(&_RegCtrl->reg160C, TSP_RECORD192_EN); in HAL_PVR_SetStrPacketMode()
5931 REG16_SET((&_RegCtrl2->CFG_16), CFG_16_PVR3_PKT192_EN); in HAL_PVR_SetStrPacketMode()
5934 REG16_SET((&_RegCtrl2->CFG_23), CFG_23_PVR4_PKT192_EN); in HAL_PVR_SetStrPacketMode()
5972 REG16_SET(&_RegCtrl->reg160C, TSP_PVR1_LPCR1_RLD); in HAL_PVR_GetPVRTimeStamp()
5987 REG16_SET((&_RegCtrl2->CFG_16), CFG_16_PVR3_LPCR1_RLD); in HAL_PVR_GetPVRTimeStamp()
5994 REG16_SET((&_RegCtrl2->CFG_23), CFG_23_PVR4_LPCR1_RLD); in HAL_PVR_GetPVRTimeStamp()
6007 REG16_SET(&_RegCtrl->reg160C, TSP_PVR1_LPCR1_WLD); in HAL_PVR_SetPVRTimeStamp()
6021 REG16_SET(&_RegCtrl2->CFG_16, CFG_16_PVR3_LPCR1_WLD); in HAL_PVR_SetPVRTimeStamp()
6028 REG16_SET(&_RegCtrl2->CFG_23, CFG_23_PVR4_LPCR1_WLD); in HAL_PVR_SetPVRTimeStamp()
6044 REG16_SET((&_RegCtrl2->CFG_13), CFG_13_LPCR_WLD0); in HAL_PVR_SetPVRTimeStamp_Stream()
6051 REG16_SET((&_RegCtrl2->CFG_13), CFG_13_LPCR_WLD1); in HAL_PVR_SetPVRTimeStamp_Stream()
6058 REG16_SET((&_RegCtrl2->CFG_13), CFG_13_LPCR_WLD2); in HAL_PVR_SetPVRTimeStamp_Stream()
6065 REG16_SET((&_RegCtrl2->CFG_13), CFG_13_LPCR_WLD3); in HAL_PVR_SetPVRTimeStamp_Stream()
6083 REG16_SET(&_RegCtrl->HW2_Config3, TSP_PVR1_ALIGN_EN); in HAL_PVR_Alignment_Enable()
6089 REG16_SET(&_RegCtrl2->CFG_16, CFG_16_PVR3_PVR_ALIGN_EN); in HAL_PVR_Alignment_Enable()
6092 REG16_SET(&_RegCtrl2->CFG_23, CFG_23_PVR4_PVR_ALIGN_EN); in HAL_PVR_Alignment_Enable()
6125 REG16_SET(&_RegCtrl3->CFG3_39,HW4_CFG39_FLUSH_PVR_DATA); in HAL_PVR_FlushData()
6129 REG16_SET(&_RegCtrl3->CFG3_39,HW4_CFG39_FLUSH_PVR1_DATA); in HAL_PVR_FlushData()
6133 REG16_SET(&_RegCtrl3->CFG3_39,HW4_CFG39_FLUSH_PVR2_DATA); in HAL_PVR_FlushData()
6137 REG16_SET(&_RegCtrl3->CFG3_39,HW4_CFG39_FLUSH_PVR3_DATA); in HAL_PVR_FlushData()
6152 REG16_SET(&_RegCtrl3->CFG3_37, HW4_CFG37_MASK_SCR_PVR1_EN); in HAL_PVR_Skip_Scrmb()
6155 REG16_SET(&_RegCtrl3->CFG3_37, HW4_CFG37_MASK_SCR_PVR2_EN); in HAL_PVR_Skip_Scrmb()
6158 REG16_SET(&_RegCtrl3->CFG3_37, HW4_CFG37_MASK_SCR_PVR3_EN); in HAL_PVR_Skip_Scrmb()
6161 REG16_SET(&_RegCtrl3->CFG3_37, HW4_CFG37_MASK_SCR_PVR4_EN); in HAL_PVR_Skip_Scrmb()
6203 REG16_SET(&_RegCtrl2->CFG_16, CFG_16_PVR3_BLOCK_DIS); in HAL_PVR_Block_Dis()
6206 REG16_SET(&_RegCtrl2->CFG_23, CFG_23_PVR4_BLOCK_DIS); in HAL_PVR_Block_Dis()
6265 REG16_SET((&_RegCtrl2->CFG_12), CFG_12_TIMESTAMP_SEL_PVR1 << (u32PVREng)); in HAL_PVR_TimeStamp_Sel()
6300 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_BYPASS_TIMESTAMP_SEL1); in HAL_PVR_PauseTime_En()
6303 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_BYPASS_TIMESTAMP_SEL2); in HAL_PVR_PauseTime_En()
6306 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_BYPASS_TIMESTAMP_SEL3); in HAL_PVR_PauseTime_En()
6309 REG16_SET(&_RegCtrl3->CFG3_35, HW4_CFG35_BYPASS_TIMESTAMP_SEL4); in HAL_PVR_PauseTime_En()
6342 REG16_SET((&_RegCtrl2->CFG_13), CFG_13_LPCR_EN0 << (u32pktDmxId*2)); in HAL_PVR_TimeStamp_Stream_En()
6555 REG16_SET(&_RegCtrl->DBG_SEL, ((u16Sel << TSP_DBG_SEL_SHIFT) & TSP_DBG_SEL_MASK)); in HAL_TSP_GetDBGStatus()
6574 REG16_SET(&_RegCtrl->HwInt_Stat, (TSP_HWINT_EN_MASK & u32Mask) | TSP_HWINT_STATUS_MASK); in HAL_TSP_INT_Enable()
6587 … REG16_SET(&_RegCtrl->HwInt2_Stat, (TSP_HWINT2_EN_MASK & (u32Mask >> 8)) | TSP_HWINT2_STATUS_MASK); in HAL_TSP_INT_Enable()
6595 …REG16_SET(&_RegCtrl->HwInt3_Stat, (TSP_HWINT3_EN_MASK & (u32Mask >> 16)) | TSP_HWINT3_STATUS_MASK); in HAL_TSP_INT_Enable()
6687 …REG16_SET(&_RegCtrl3->CFG3_52, CFG3_52_SPD_TSIF0_BYPASS | CFG3_52_SPD_TSIF1_BYPASS | CFG3_52_SPD_T… in HAL_TSP_SPD_Bypass_En()
6702 REG16_SET(&(_RegCtrl7[tsif].CFG7_05), CFG7_05_CTR_MODE_SPD_FILEIN); //set CTR mode enable in HAL_TSP_FileIn_SPDConfig()
6708 REG16_SET(&(_RegCtrl7[tsif].CFG7_05), CFG7_05_LOAD_INIT_CNT_SPD); //load counter IV in HAL_TSP_FileIn_SPDConfig()
6722 REG16_SET(&_RegCtrl3->CFG3_3A,HW4_CFG3A_LOAD_SPD_KEY0); in HAL_TSP_FileIn_SPDConfig()
6724 REG16_SET(&_RegCtrl3->CFG3_1E,CFG3_1E_TSIF0_SPD_RESET); //TSIF SPD reset in HAL_TSP_FileIn_SPDConfig()
6746 REG16_SET(&_RegCtrl3->CFG3_3A,HW4_CFG3A_LOAD_SPD_KEY1); in HAL_TSP_FileIn_SPDConfig()
6748 REG16_SET(&_RegCtrl3->CFG3_1E,CFG3_1E_TSIF1_SPD_RESET); //TSIF SPD reset in HAL_TSP_FileIn_SPDConfig()
6770 REG16_SET(&_RegCtrl3->CFG3_3A,HW4_CFG3A_LOAD_SPD_KEY2); in HAL_TSP_FileIn_SPDConfig()
6772 REG16_SET(&_RegCtrl3->CFG3_1E,CFG3_1E_TSIF2_SPD_RESET); //TSIF SPD reset in HAL_TSP_FileIn_SPDConfig()
6794 REG16_SET(&_RegCtrl3->CFG3_3A,HW4_CFG3A_LOAD_SPD_KEY3); in HAL_TSP_FileIn_SPDConfig()
6796 REG16_SET(&_RegCtrl3->CFG3_1E,CFG3_1E_TSIF3_SPD_RESET); //TSIF SPD reset in HAL_TSP_FileIn_SPDConfig()
6950 REG16_SET(&_RegCtrl->reg15b8, TSP_REMOVE_DUP_AV_PKT); in HAL_TSP_PktDmx_RmDupAVPkt()
6965 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_APES_ERR_RM_EN); in HAL_TSP_TEI_RemoveErrorPkt()
6968 REG16_SET(&_RegCtrl->Hw_Config4, TSP_HW_CFG4_VPES_ERR_RM_EN); in HAL_TSP_TEI_RemoveErrorPkt()
6997 REG16_SET(&_RegCtrl->reg15b8, TSP_TEI_SKIPE_PKT_PID0); in HAL_TSP_TEI_SKIP()
7000 REG16_SET(&_RegCtrl->reg15b8, TSP_TEI_SKIPE_PKT_PID1); in HAL_TSP_TEI_SKIP()
7006 REG16_SET(&_RegCtrl->reg15b8, TSP_TEI_SKIPE_PKT_PID3); in HAL_TSP_TEI_SKIP()
7040 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_DisPKTCnt_Clear()
7044 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_DisPKTCnt_Clear()
7048 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_DisPKTCnt_Clear()
7052 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_DisPKTCnt_Clear()
7056 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_ADC_CLR); in HAL_TSP_DisPKTCnt_Clear()
7060 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_ADD_CLR); in HAL_TSP_DisPKTCnt_Clear()
7089 REG16_SET(&_RegCtrl->reg160C,TSP_ORZ_DMAW_PROT_EN); in HAL_TSP_OR_Address_Protect_En()
7110 REG16_SET(&_RegCtrl->reg15b4,TSP_SEC_CB_PVR2_DAMW_PROTECT_EN); in HAL_TSP_SEC_Address_Protect_En()
7146 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_PVR1_DMAW_PROTECT_EN); in HAL_TSP_PVR_Address_Protect_En()
7149 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_PVR2_DMAW_PROTECT_EN); in HAL_TSP_PVR_Address_Protect_En()
7152 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_PVR3_DMAW_PROTECT_EN); in HAL_TSP_PVR_Address_Protect_En()
7155 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_PVR4_DMAW_PROTECT_EN); in HAL_TSP_PVR_Address_Protect_En()
7219 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_FILEIN0_DMAR_PROTECT_EN); in HAL_TSP_FILEIN_Address_Protect_En()
7222 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_FILEIN1_DMAR_PROTECT_EN); in HAL_TSP_FILEIN_Address_Protect_En()
7225 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_FILEIN2_DMAR_PROTECT_EN); in HAL_TSP_FILEIN_Address_Protect_En()
7228 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_FILEIN3_DMAR_PROTECT_EN); in HAL_TSP_FILEIN_Address_Protect_En()
7292 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_MMFI0_DMAR_PROTECT_EN); in HAL_TSP_MMFI_Address_Protect_En()
7295 REG16_SET(&_RegCtrl3->CFG3_73, CFG3_73_MMFI1_DMAR_PROTECT_EN); in HAL_TSP_MMFI_Address_Protect_En()
7452 case 0: REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_PKT192_SPS_EN1); in HAL_TSP_PVR_SPSConfig()
7462 REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_LOAD_SPS_KEY1); in HAL_TSP_PVR_SPSConfig()
7464 case 1: REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_PKT192_SPS_EN2); in HAL_TSP_PVR_SPSConfig()
7484 REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_LOAD_SPS_KEY2); in HAL_TSP_PVR_SPSConfig()
7486 case 2: REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_PKT192_SPS_EN3); in HAL_TSP_PVR_SPSConfig()
7506 REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_LOAD_SPS_KEY3); in HAL_TSP_PVR_SPSConfig()
7508 case 3: REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_PKT192_SPS_EN4); in HAL_TSP_PVR_SPSConfig()
7528 REG16_SET(&_RegCtrl3->CFG3_38,HW4_CFG38_LOAD_SPS_KEY4); in HAL_TSP_PVR_SPSConfig()
7537 REG16_SET(&(_RegCtrl8[u32Eng].CFG8_05),CFG8_05_CTR_MODE_SPS_PVR1); //set CTR mode in HAL_TSP_PVR_SPSConfig()
7543 REG16_SET(&(_RegCtrl8[u32Eng].CFG8_05),CFG8_05_LOAD_INIT_CNT_SPS1); //load counter IV in HAL_TSP_PVR_SPSConfig()
7879 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_LOCKED_PKT_CNT_0_LOAD); in HAL_TSP_Debug_LockPktCnt_Load()
7882 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_LOCKED_PKT_CNT_1_LOAD); in HAL_TSP_Debug_LockPktCnt_Load()
7885 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_LOCKED_PKT_CNT_2_LOAD); in HAL_TSP_Debug_LockPktCnt_Load()
7888 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_LOCKED_PKT_CNT_3_LOAD); in HAL_TSP_Debug_LockPktCnt_Load()
7927 REG16_SET(&_RegCtrl3->CFG3_37,HW4_CFG37_NON_188_CNT_MODE); in HAL_TSP_Debug_LockPktCnt_Get()
7938 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_LOCKED_PKT_CNT_0_CLR); in HAL_TSP_Debug_LockPktCnt_Clear()
7942 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_LOCKED_PKT_CNT_1_CLR); in HAL_TSP_Debug_LockPktCnt_Clear()
7946 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_LOCKED_PKT_CNT_2_CLR); in HAL_TSP_Debug_LockPktCnt_Clear()
7950 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_LOCKED_PKT_CNT_3_CLR); in HAL_TSP_Debug_LockPktCnt_Clear()
8055 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_V_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8058 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_V3D_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8061 REG16_SET(&_RegCtrl5->CFG5_74,CFG5_74_V3_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8064 REG16_SET(&_RegCtrl5->CFG5_75,CFG5_75_V4_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8067 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_A_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8070 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_AD_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8073 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_ADC_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8076 REG16_SET(&_RegCtrl5->CFG5_7A,CFG5_7A_ADD_PKT_CNT_LOAD); in HAL_TSP_Debug_AvPktCnt_Load()
8132 REG16_SET(&_RegCtrl5->CFG5_7F,CFG5_7F_AV_PKT_SRC_SEL); in HAL_TSP_Debug_AvPktCnt_Get()
8135 REG16_SET(&_RegCtrl5->CFG5_7F,CFG5_7F_AV_PKT_SRC_SEL); in HAL_TSP_Debug_AvPktCnt_Get()
8138 REG16_SET(&_RegCtrl5->CFG5_7F,CFG5_7F_AV_PKT_SRC_SEL); in HAL_TSP_Debug_AvPktCnt_Get()
8151 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_V_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8155 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_V3D_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8159 REG16_SET(&_RegCtrl5->CFG5_74,CFG5_74_V3_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8163 REG16_SET(&_RegCtrl5->CFG5_75,CFG5_75_V4_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8167 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_A_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8171 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_AD_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8175 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_ADC_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8179 REG16_SET(&_RegCtrl5->CFG5_7C,CFG5_7C_ADD_PKT_CNT_CLR); in HAL_TSP_Debug_AvPktCnt_Clear()
8256 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DROP_PKT_CNT_V_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8259 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DROP_PKT_CNT_V3D_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8262 REG16_SET(&_RegCtrl5->CFG5_74,CFG5_74_DROP_PKT_CNT_V3_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8265 REG16_SET(&_RegCtrl5->CFG5_75,CFG5_75_DROP_PKT_CNT_V4_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8268 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DROP_PKT_CNT_A_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8271 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DROP_PKT_CNT_AD_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8274 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DROP_PKT_CNT_ADC_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8277 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DROP_PKT_CNT_ADD_LOAD); in HAL_TSP_Debug_DropPktCnt_Load()
8323 REG16_SET(&_RegCtrl3->CFG3_37,HW4_CFG37_DIS_CNTR_INC_BY_PL); in HAL_TSP_Debug_DisPktCnt_Load()
8335 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DIS_PKT_CNT_V_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8338 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DIS_PKT_CNT_V3D_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8341 REG16_SET(&_RegCtrl5->CFG5_74,CFG5_74_DIS_PKT_CNT_V3_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8344 REG16_SET(&_RegCtrl5->CFG5_75,CFG5_75_DIS_PKT_CNT_V4_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8347 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DIS_PKT_CNT_A_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8350 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DIS_PKT_CNT_AD_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8353 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DIS_PKT_CNT_ADC_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8356 REG16_SET(&_RegCtrl5->CFG5_7B,CFG5_7B_DIS_PKT_CNT_ADD_LOAD); in HAL_TSP_Debug_DisPktCnt_Load()
8402 REG16_SET(&_RegCtrl5->CFG5_7F,CFG5_7F_DROP_PKT_MODE); in HAL_TSP_Debug_DropDisPktCnt_Get()
8434 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DROP_PKT_CNT_V_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8438 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DROP_PKT_CNT_V3D_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8442 REG16_SET(&_RegCtrl5->CFG5_74,CFG5_74_DROP_PKT_CNT_V3_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8446 REG16_SET(&_RegCtrl5->CFG5_75,CFG5_75_DROP_PKT_CNT_V4_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8450 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DROP_PKT_CNT_A_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8454 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DROP_PKT_CNT_AD_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8458 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DROP_PKT_CNT_ADC_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8462 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DROP_PKT_CNT_ADD_CLR); in HAL_TSP_Debug_DropPktCnt_Clear()
8476 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8480 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_V3D_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8484 REG16_SET(&_RegCtrl5->CFG5_74,CFG5_74_DIS_PKT_CNT_V3_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8488 REG16_SET(&_RegCtrl5->CFG5_75,CFG5_75_DIS_PKT_CNT_V4_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8492 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_A_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8496 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_AD_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8500 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_ADC_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8504 REG16_SET(&_RegCtrl5->CFG5_7D,CFG5_7D_DIS_PKT_CNT_ADD_CLR); in HAL_TSP_Debug_DisPktCnt_Clear()
8546 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_ERR_PKT_CNT_0_LOAD); in HAL_TSP_Debug_ErrPktCnt_Load()
8549 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_ERR_PKT_CNT_1_LOAD); in HAL_TSP_Debug_ErrPktCnt_Load()
8552 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_ERR_PKT_CNT_2_LOAD); in HAL_TSP_Debug_ErrPktCnt_Load()
8555 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_ERR_PKT_CNT_3_LOAD); in HAL_TSP_Debug_ErrPktCnt_Load()
8596 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_ERR_PKT_CNT_0_CLR); in HAL_TSP_Debug_ErrPktCnt_Clear()
8600 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_ERR_PKT_CNT_1_CLR); in HAL_TSP_Debug_ErrPktCnt_Clear()
8604 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_ERR_PKT_CNT_2_CLR); in HAL_TSP_Debug_ErrPktCnt_Clear()
8608 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_ERR_PKT_CNT_3_CLR); in HAL_TSP_Debug_ErrPktCnt_Clear()
8651 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_INPUT_PKT_CNT_0_LOAD); in HAL_TSP_Debug_InputPktCnt_Load()
8654 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_INPUT_PKT_CNT_1_LOAD); in HAL_TSP_Debug_InputPktCnt_Load()
8657 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_INPUT_PKT_CNT_2_LOAD); in HAL_TSP_Debug_InputPktCnt_Load()
8660 REG16_SET(&_RegCtrl5->CFG5_71,CFG5_71_INPUT_PKT_CNT_3_LOAD); in HAL_TSP_Debug_InputPktCnt_Load()
8700 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_INPUT_PKT_CNT_0_CLR); in HAL_TSP_Debug_InputPktCnt_Clear()
8704 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_INPUT_PKT_CNT_1_CLR); in HAL_TSP_Debug_InputPktCnt_Clear()
8708 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_INPUT_PKT_CNT_2_CLR); in HAL_TSP_Debug_InputPktCnt_Clear()
8712 REG16_SET(&_RegCtrl5->CFG5_72,CFG5_72_INPUT_PKT_CNT_3_CLR); in HAL_TSP_Debug_InputPktCnt_Clear()
8727 REG16_SET(&_RegCtrl3->CFG3_7C, CFG3_7C_PRIVILEGE_FLAG); in HAL_TSP_Privilege_Enable()
8753 REG16_SET(&_RegCtrl3->CFG3_2D, CFG3_2D_FILTER_NULL_PKT); in HAL_TSP_FQ_FLT_NULL_PKT()