95 #define _REG16_CLR(reg, value);    _HAL_REG16_W(reg, RESET_FLAG1(_HAL_REG16_R(reg), value));  macro
252     _REG16_CLR(&(_TSOCtrl->SW_RSTZ), TSO_SW_RSTZ);//low active  in HAL_TSO_Reset_All()
256     _REG16_CLR(&(_TSOCtrl->SW_RSTZ), TSO_SW_RST_ALL | TSO_SW_RST_ALL1);  in HAL_TSO_Reset_All()
911                 _REG16_CLR(&(_TSOCtrl->CHANNEL0_IF1_CONFIG2),TSO_CHCFG_PIDFLT_REC_ALL);  in HAL_TSO_Set_PidBypass()
914 …             _REG16_CLR(&(_TSOCtrl->CHANNEL0_IF2_CONFIG2),TSO_CHANNEL0_IF2_CONFIG2_PIDFLT_REC_ALL);  in HAL_TSO_Set_PidBypass()
917 …             _REG16_CLR(&(_TSOCtrl->CHANNEL0_IF3_CONFIG2),TSO_CHANNEL0_IF3_CONFIG2_PIDFLT_REC_ALL);  in HAL_TSO_Set_PidBypass()
920 …             _REG16_CLR(&(_TSOCtrl->CHANNEL0_IF4_CONFIG2),TSO_CHANNEL0_IF4_CONFIG2_PIDFLT_REC_ALL);  in HAL_TSO_Set_PidBypass()
923 …             _REG16_CLR(&(_TSOCtrl->CHANNEL0_IF5_CONFIG2),TSO_CHANNEL0_IF5_CONFIG2_PIDFLT_REC_ALL);  in HAL_TSO_Set_PidBypass()
926 …             _REG16_CLR(&(_TSOCtrl->CHANNEL0_IF6_CONFIG2),TSO_CHANNEL0_IF6_CONFIG2_PIDFLT_REC_ALL);  in HAL_TSO_Set_PidBypass()
1030     _REG16_CLR(FILE_CONFIG,TSO_FILE_CONFIG_TSO_RADDR_READ);  in HAL_TSO_Get_Filein_ReadAddr()
1179     _REG16_CLR(&(_TSOCtrl->TSO_CONFIG1), TSO_CFG1_PKT_PARAM_LD);  in HAL_TSO_Cfg1_Enable()
1188             _REG16_CLR(&(_TSOCtrl[u8Eng].CLR_BYTE_CNT),TSO_CLR_BYTE_CNT_1);  in HAL_TSO_ChIf_ClrByteCnt()
1192             _REG16_CLR(&(_TSOCtrl[u8Eng].CLR_BYTE_CNT),TSO_CLR_BYTE_CNT_2);  in HAL_TSO_ChIf_ClrByteCnt()
1196             _REG16_CLR(&(_TSOCtrl[u8Eng].CLR_BYTE_CNT),TSO_CLR_BYTE_CNT_3);  in HAL_TSO_ChIf_ClrByteCnt()
1200             _REG16_CLR(&(_TSOCtrl[u8Eng].CLR_BYTE_CNT),TSO_CLR_BYTE_CNT_4);  in HAL_TSO_ChIf_ClrByteCnt()
1204             _REG16_CLR(&(_TSOCtrl[u8Eng].CLR_BYTE_CNT),TSO_CLR_BYTE_CNT_5);  in HAL_TSO_ChIf_ClrByteCnt()
1208             _REG16_CLR(&(_TSOCtrl[u8Eng].CLR_BYTE_CNT),TSO_CLR_BYTE_CNT_6);  in HAL_TSO_ChIf_ClrByteCnt()
1402         _REG16_CLR(&(_TSOCtrl[u8Eng].TSO_CONFIG1), TSO_CFG1_PKT_PARAM_LD);  in HAL_TSO_RW_ValidBlock_Count()
1421         _REG16_CLR(&(_TSOCtrl[u8Eng].TSO_CONFIG1), TSO_CFG1_PKT_PARAM_LD);  in HAL_TSO_RW_InvalidBlock_Count()
1499     _REG16_CLR(FILE_CONFIG,TSO_FILE_CONFIG_LPCR2_WLD);  in HAL_TSO_LPcr2_Set()
1511     _REG16_CLR(FILE_CONFIG,TSO_FILE_CONFIG_LPCR2_LOAD);  in HAL_TSO_LPcr2_Get()
1762                 _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_3_WIRE_EN_1);  in HAL_TSO_Livein_3Wire()
1765                 _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_3_WIRE_EN_2);  in HAL_TSO_Livein_3Wire()
1768                 _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_3_WIRE_EN_3);  in HAL_TSO_Livein_3Wire()
1771                 _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_3_WIRE_EN_4);  in HAL_TSO_Livein_3Wire()
1774                 _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_3_WIRE_EN_5);  in HAL_TSO_Livein_3Wire()
1777                 _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_3_WIRE_EN_6);  in HAL_TSO_Livein_3Wire()
1795         _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_TSIO_MODE);  in HAL_TSO_TsioMode_En()
1807         _REG16_CLR(&(_TSOCtrl->TSO_CONFIG5),TSO_CONFIG5_TSIO2OPIF);  in HAL_TSO_Tsio2Opif_En()
1819         _REG16_CLR(&(_TSOCtrl->TSO_CONFIG1),TSO_CONFIG1_SERIAL_OUT_EN);  in HAL_TSO_SerialMode_En()
1880     _REG16_CLR(TX_Config, TSO1_SVQ1_TX_CONFIG_TX_RESET);  in HAL_TSO_SVQBuf_Set()
2118         _REG16_CLR(&(_TSOCtrl->TSO_CONFIG1), TSO_CONFIG1_TURN_OFF_MCM);  in HAL_TSO_PowerCtrl()
2168         _REG16_CLR(&(_TSOCtrl->TSO_CONFIG1), TSO_CONFIG1_TURN_OFF_MCM);  in HAL_TSO_PowerCtrl()