Lines Matching refs:REG32
308 } REG32; typedef
322 typedef REG32 REG_PidFlt;
367 REG32 Ctrl;
395 REG32 Match[TSP_FILTER_DEPTH/sizeof(MS_U32)];
397 REG32 Mask[TSP_FILTER_DEPTH/sizeof(MS_U32)];
399 REG32 BufStart;
402 REG32 BufEnd;
404 REG32 BufRead;
406 REG32 BufWrite;
408 REG32 BufCur;
410 REG32 RmnReqCnt;
418 REG32 CRC32;
420 REG32 _x50[16]; // (0x210080-0x210050)/4
426 REG32 ML;
446 REG32 TsRec_Head20; // 0xbf802a00 0x00
450 …REG32 TsRec_Head21_Mid20_Wptr; // 0xbf802a08 0x02 ,wptr & m…
456 REG32 TsRec_Mid21_Tail20; // 0xbf802a10 0x04
462 REG32 TsRec_Tail2_Pcr1; // 0xbf802a18 0x06
468 REG32 Pcr1; // 0xbf802a20 0x08
472 REG32 Pcr64_H; // 0xbf802a28 0x0a
482 REG32 PVR2_Config; // 0xbf802a38 0x0e
517 REG32 PVR2_LPCR1; // 0xbf802a40 0x10
520 REG32 Str2mi_head1_pvr2; // 0xbf802a48 0x12
521 REG32 Str2mi_mid1_wptr_pvr2; // 0xbf802a50 0x14
522 REG32 Str2mi_tail1_pvr2; // 0xbf802a58 0x16
523 REG32 Str2mi_head2_pvr2; // 0xbf802a60 0x18
524 …REG32 Str2mi_mid2_pvr2; // 0xbf802a68 0x1a, PVR2 mid…
525 REG32 Str2mi_tail2_pvr2; // 0xbf802a70 0x1c
526 REG32 SyncByte2_ChkSize; // 0xbf802a78 0x1e
532 REG32 Pkt_CacheW0; // 0xbf802a80 0x20
534 REG32 Pkt_CacheW1; // 0xbf802a88 0x22
536 REG32 Pkt_CacheW2; // 0xbf802a90 0x24
538 REG32 Pkt_CacheW3; // 0xbf802a98 0x26
542 REG32 Pkt_DMA; // 0xbf802aa8 0x2a
551 REG32 Hw_Config0; // 0xbf802ab0 0x2c
568 REG32 TSP_DBG_PORT; // 0xbf802ab8 0x2e
580 REG32 Pkt_Info; // 0xbf802ad0 0x34
596 REG32 Pkt_Info2; // 0xbf802ad8 0x36
614 REG32 SwInt_Stat; // 0xbf802ae0 0x38
637 REG32 TsDma_Addr; // 0xbf802ae8 0x3a
639 REG32 TsDma_Size; // 0xbf802af0 0x3c
641 REG32 TsDma_Ctrl_CmdQ; // 0xbf802af8 0x3e
661 REG32 MCU_Cmd; // 0xbf802b00 0x40
704 REG32 Hw_Config2; // 0xbf802b08 0x42
717 REG32 Hw_Config4; // 0xbf802b10 0x44
747 REG32 NOEA_PC; // 0xbf802b18 0x46
749 REG32 Idr_Ctrl_Addr0; // 0xbf802b20 0x48
763 REG32 Idr_Addr1_Write0; // 0xbf802b28 0x4a
769 REG32 Idr_Write1_Read0; // 0xbf802b30 0x4c
775 REG32 Idr_Read1; // 0xbf802b38 0x4e
787 REG32 TsRec_Head; // 0xbf802b40 0x50
788 …REG32 TsRec_Mid_PVR1_WPTR; // 0xbf802b48 0x52, PVR1 mid…
789 REG32 TsRec_Tail; // 0xbf802b50 0x54
793 …REG32 _xbf802b60; // 0xbf802b60 ~ 0xbf802b64 0…
795 REG32 reg15b4; // 0xbf802b68 0x5a
833 REG32 TSP_MATCH_PID_NUM; // 0xbf802b70 0x5c
835 …REG32 TSP_IWB_WAIT; // 0xbf802b78 0x5e // Wait …
837 REG32 Cpu_Base; // 0xbf802b80 0x60
840 REG32 Qmem_Ibase; // 0xbf802b88 0x62
842 REG32 Qmem_Imask; // 0xbf802b90 0x64
844 REG32 Qmem_Dbase; // 0xbf802b98 0x66
846 REG32 Qmem_Dmask; // 0xbf802ba0 0x68
848 REG32 TSP_Debug; // 0xbf802ba8 0x6a
851 REG32 _xbf802bb0; // 0xbf802bb0 0x6c
853 REG32 TsFileIn_RPtr; // 0xbf802bb8 0x6e
855 REG32 TsFileIn_Timer; // 0xbf802bc0 0x70
857 REG32 TsFileIn_Head; // 0xbf802bc8 0x72
859 REG32 TsFileIn_Mid; // 0xbf802bd0 0x74
861 REG32 TsFileIn_Tail; // 0xbf802bd8 0x76
863 REG32 Dnld_Ctrl; // 0xbf802be0 0x78
870 REG32 TSP_Ctrl; // 0xbf802be8 0x7a
890 REG32 PKT_CNT; // 0xbf802bf0 0x7c
926 REG32 MCU_Data0; // 0xbf802c00 0x00
929 REG32 PVR1_LPcr1; // 0xbf802c08 0x02
931 REG32 LPcr2; // 0xbf802c10 0x04
933 REG32 reg160C; // 0xbf802c18 0x06
960 REG32 PktChkSizeFilein; // 0xbf802c20 0x08
982 REG32 Dnld_Ctrl2; // 0xbf802c28 0x0a
992 REG32 TsPidScmbStatTsin; // 0xbf802c30 0x0c
994 REG32 _xbf802c38; // 0xbf802c38 0x0e
996 REG32 PCR64_2_L; // 0xbf802c40 0x10
998 REG32 PCR64_2_H; // 0xbf802c48 0x12
1001 REG32 DMAW_LBND0; // 0xbf802c50 0x14
1003 REG32 DMAW_UBND0; // 0xbf802c58 0x16
1005 REG32 DMAW_LBND1; // 0xbf802c60 0x18
1007 REG32 DMAW_UBND1; // 0xbf802c68 0x1A
1009 REG32 DMAW_ERR_WADDR_SRC_SEL; // 0xbf802c70 0x1C
1030 REG32 reg163C; // 0xbf802c78 0x1e
1052 REG32 VQ0_BASE; // 0xbf802c80 0x20
1053 REG32 VQ0_CTRL; // 0xbf802c88 0x22
1066 REG32 VQ_PIDFLT_CTRL; // 0xbf802c90 0x24
1082 REG32 MOBF_PVR1_Index; // 0xbf3a2c98 0x26
1088 REG32 MOBF_PVR2_Index; // 0xbf3a2cA0 0x28
1094 REG32 DMAW_LBND2; // 0xbf802ca8 0x2a
1096 REG32 DMAW_UBND2; // 0xbf802cb0 0x2c
1098 …REG32 DMAW_LBND3; // 0xbf802cb8 0x2e …
1100 …REG32 DMAW_UBND3; // 0xbf802cc0 0x30 …
1102 REG32 DMAW_LBND4; // 0xbf802cc8 0x32
1104 REG32 DMAW_UBND4; // 0xbf802cd0 0x34
1106 REG32 ORZ_DMAW_LBND; // 0xbf802cd8 0x36
1108 REG32 ORZ_DMAW_UBND; // 0xbf802ce0 0x38
1110 …REG32 _xbf802ce8_xbf802cec; // 0xbf802ce8_0xbf802cec 0x3a…
1112 REG32 HWPCR0_L; // 0xbf802cf0 0x3c
1113 REG32 HWPCR0_H; // 0xbf802cf8 0x3e
1115 REG32 CA_CTRL; // 0xbf802d00 0x40
1144 REG32 REG_ONEWAY; // 0xbf802d08 0x42
1170 REG32 HWPCR1_L; // 0xbf802d10 0x44
1171 REG32 HWPCR1_H; // 0xbf802d18 0x46
1173 …REG32 _xbf802d20[4]; // 0xbf802d20~0xbf802d3c …
1175 REG32 FIFO_Src; // 0xbf802d40 0x50
1203 REG32 STC_DIFF_BUF; // 0xbf802d48 0x52
1205 REG32 STC_DIFF_BUF_H; // 0xbf802d50 0x54
1212 REG32 VQ1_Base; // 0xbf802d58 0x56
1214 REG32 _rbf802d60; // 0xbf802d60 0x58
1216 REG32 CH_BW_CTRL; // 0xbf802d68 0x5a
1219 REG32 VQ1_Config; // 0xbf802d70 0x5C
1232 REG32 VQ2_Base; // 0xbf802d78 0x5E
1234 REG32 Pkt_Info3; // 0xbf802d80 0x60
1240 REG32 Bist_Fail; // 0xbf802d88 0x62
1249 REG32 VQ2_Config; // 0xbf802d90 0x64
1262 REG32 VQ_STATUS; // 0xbf802d98 0x66
1286 …REG32 DM2MI_WAddr_Err; // 0xbf802da0 0x68 , DM2MI_…
1288 …REG32 ORZ_DMAW_WAddr_Err; // 0xbf802da8 0x6a , ORZ_WA…
1310 REG32 SwInt_Stat1_H; // 0xbf802dB8 0x6e
1314 REG32 TimeStamp_FileIn; // 0xbf802dC0 0x70
1316 REG32 HW2_Config3; // 0xbf802dC0 0x72
1344 REG32 VQ3_BASE; // 0xbf802dC0 0x74
1346 REG32 VQ3_Config; // 0xbf802dC0 0x76
1359 REG32 VQ_RX_Status; // 0xbf802dC0 0x78
1371 REG32 _xbf802dC0; // 0xbf802dC0 0x7a
1373 REG32 MCU_Data1; // 0xbf802dC0 0x7c
1384 …REG32 Qmem_Dbg_RD ; // 0xbf803ac8~0xbf803acc 0x72…
1439 REG32 PauseTime[2]; // 0x16~17, 0x18~19
1440 REG32 PIDFLR_PCR[2];
1445 REG32 Reserve; // 0x1e
1552 …REG32 _bf803924[1]; // 0xbf80392C~0xbf803930 …
1881 REG32 FileIn_Dmar_LBnd; // 0x20
1884 REG32 FileIn_Dmar_UBnd; // 0x22
1887 REG32 MMFileIn0_Dmar_LBnd; // 0x24
1890 REG32 MMFileIn0_Dmar_UBnd; // 0x26
1893 REG32 MMFileIn1_Dmar_LBnd; // 0x28
1896 REG32 MMFileIn1_Dmar_UBnd; // 0x2A
1899 REG32 Orz_Dmar_LBnd; // 0x2C
1902 REG32 Orz_Dmar_UBnd; // 0x2E
1905 REG32 VQTX0_Dmar_LBnd; // 0x30
1908 REG32 VQTX0_Dmar_UBnd; // 0x32
1911 REG32 VQTX1_Dmar_LBnd; // 0x34
1914 REG32 VQTX1_Dmar_UBnd; // 0x36
1917 REG32 VQTX2_Dmar_LBnd; // 0x38
1922 REG32 VQTX2_Dmar_UBnd; // 0x40
1925 REG32 VQTX3_Dmar_LBnd; // 0x42
1928 REG32 VQTX3_Dmar_UBnd; // 0x44
1931 REG32 VQRX_Dmar_LBnd; // 0x46
1934 REG32 VQRX_Dmar_UBnd; // 0x48
1937 REG32 Fiq0_Dmar_LBnd; // 0x4A
1940 REG32 Fiq0_Dmar_UBnd; // 0x4C
1943 REG32 Fiq1_Dmar_LBnd; // 0x4E
1946 REG32 Fiq1_Dmar_UBnd; // 0x50
1980 REG32 INIT_TIMESTAMP_FILE; // 0x63
1981 REG32 INIT_TIMESTAMP_MMFI0; // 0x65
1982 REG32 INIT_TIMESTAMP_MMFI1; // 0x67
1988 REG32 PCR64_3_L; // 0x00
1989 REG32 PCR64_3_H; // 0x02
1990 REG32 PCR64_4_L; // 0x04
1991 REG32 PCR64_4_H; // 0x06