Lines Matching refs:GPIO1_IOC_BASE
77 #define GPIO1_IOC_BASE 0xFF560000 macro
82 #define GPIO1_IOC_GPIO1D_IOMUX_SEL_L (GPIO1_IOC_BASE + 0x38)
83 #define GPIO1_IOC_GPIO1C_DS_2 (GPIO1_IOC_BASE + 0x148)
84 #define GPIO1_IOC_GPIO1C_DS_3 (GPIO1_IOC_BASE + 0x14C)
85 #define GPIO1_IOC_GPIO1D_DS_0 (GPIO1_IOC_BASE + 0x150)
86 #define GPIO1_IOC_GPIO1D_DS_1 (GPIO1_IOC_BASE + 0x154)
87 #define GPIO1_IOC_GPIO1D_DS_2 (GPIO1_IOC_BASE + 0x158)
112 #define UART1_RX_M0_ADDR (GPIO1_IOC_BASE + 0x84)
116 #define UART1_TX_M0_ADDR (GPIO1_IOC_BASE + 0x84)
140 #define UART2_RX_M1_ADDR (GPIO1_IOC_BASE + 0x28)
144 #define UART2_TX_M1_ADDR (GPIO1_IOC_BASE + 0x28)
179 #define UART5_RX_M0_ADDR (GPIO1_IOC_BASE + 0x20)
183 #define UART5_TX_M0_ADDR (GPIO1_IOC_BASE + 0x20)
188 #define UART5_RX_M1_ADDR (GPIO1_IOC_BASE + 0x3c)
192 #define UART5_TX_M1_ADDR (GPIO1_IOC_BASE + 0x3c)
226 #define UART7_RX_M1_ADDR (GPIO1_IOC_BASE + 0x28)
230 #define UART7_TX_M1_ADDR (GPIO1_IOC_BASE + 0x28)
449 writel(0xffff1111, GPIO1_IOC_BASE + GPIO1C_IOMUX_SEL_H); in arch_cpu_init()
450 writel(0xffff1111, GPIO1_IOC_BASE + GPIO1D_IOMUX_SEL_L); in arch_cpu_init()
451 writel(0xffff1111, GPIO1_IOC_BASE + GPIO1D_IOMUX_SEL_H); in arch_cpu_init()
459 writel(0xffff2222, GPIO1_IOC_BASE + GPIO1C_IOMUX_SEL_H); in arch_cpu_init()
460 writel(0x000f0002, GPIO1_IOC_BASE + GPIO1D_IOMUX_SEL_L); in arch_cpu_init()
461 writel(0x00f00020, GPIO1_IOC_BASE + GPIO1D_IOMUX_SEL_H); in arch_cpu_init()