368 #define SYS_REG_DEC_ROW_3_4_V3(reg2, ch)	SYS_REG_DEC_ROW_3_4(reg2, ch)  argument
370 #define SYS_REG_DEC_CHINFO_V3(reg2, ch)	SYS_REG_DEC_CHINFO(reg2, ch)  argument
371 #define SYS_REG_ENC_DDRTYPE_V3(n, reg2, reg3)	do { \  argument
372 		(reg2) &= (~(0x7 << 13)); \
374 		(reg2) |= (((n) & 0x7) << 13); \
377 #define SYS_REG_DEC_DDRTYPE_V3(reg2, reg3) \  argument
378 	((((reg2) >> 13) & 0x7) | \
382 #define SYS_REG_DEC_NUM_CH_V3(reg2)		SYS_REG_DEC_NUM_CH(reg2)  argument
384 #define SYS_REG_DEC_CH1_3_RANK(reg2)		SYS_REG_DEC_RANK(reg2, 1)  argument
385 #define SYS_REG_ENC_CH0_2_RANK_V3(n, reg2, reg3)	do { \  argument
386 		(reg2) &= (~(1 << 11)); \
388 		(reg2) |= (((n) == 2) ? 1 : 0) << 11; \
391 #define SYS_REG_DEC_CH0_2_RANK_V3(reg2, reg3) \  argument
392 		(1 << ((((reg2) >> 11) & 1) | ((((reg3) >> 14) & 1) << 1)))
394 #define SYS_REG_DEC_COL_V3(reg2, ch)		SYS_REG_DEC_COL(reg2, ch)  argument
396 #define SYS_REG_DEC_BK_V3(reg2, ch)		SYS_REG_DEC_BK(reg2, ch)  argument
398 #define SYS_REG_DEC_BW_V3(reg2, ch)		SYS_REG_DEC_BW(reg2, ch)  argument
400 #define SYS_REG_DEC_DBW_V3(reg2, ch)		SYS_REG_DEC_DBW(reg2, ch)  argument
403 #define SYS_REG_ENC_CS0_ROW_V3(row, reg2, reg3, ch) \  argument
404 		SYS_REG_ENC_CS0_ROW(row, reg2, reg3, ch)
405 #define SYS_REG_DEC_CS0_ROW_V3(reg2, reg3, ch) \  argument
406 		SYS_REG_DEC_CS0_ROW(reg2, reg3, ch)
407 #define SYS_REG_ENC_CS1_ROW_V3(row, reg2, reg3, ch) \  argument
408 		SYS_REG_ENC_CS1_ROW(row, reg2, reg3, ch)
409 #define SYS_REG_DEC_CS1_ROW_V3(reg2, reg3, ch) \  argument
410 		SYS_REG_DEC_CS1_ROW(reg2, reg3, ch)